• Non ci sono risultati.

Architetture degli elaboratori e delle Reti I

N/A
N/A
Protected

Academic year: 2021

Condividi "Architetture degli elaboratori e delle Reti I"

Copied!
8
0
0

Testo completo

(1)

Architetture degli elaboratori e delle Reti I

Laboratorio -linea 2 (G-Z)

Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/AE-INF.html)

Docente laboratorio: Matteo Re

(https://homes.di.unimi.it/re/arch1-lab-2015-2016.html) Sito laboratorio turno 1: prof. Nicola Basilico

(http://basilico.di.unimi.it/doku.php?id=pub:arch1-lab-2015-2016)

(2)

Architetture degli elaboratori I Laboratorio

In questa breve serie di slide verrà descritta una possibile struttura per la relazione da

consegnare unitamente al progetto per poter sostenere l'esame. Il focus non sarà sui

contenuti ma sulla struttura. L'obiettivo finale è quello di presentare non un circuito ma il suo

ciclo di sviluppo.

(3)

Possibile struttura relazione

Laboratorio -linea 2 (G-Z)

a) Specifiche progetto

b) Sottocircuiti implementati c) Circuito principale

d) Interazione tra sottocircuiti

e) Considerazioni / possibili estensioni-modifiche

(4)

Possibile struttura relazione

a) Specifiche progetto (1 – 1.5 pag.) - Descrizione generale progetto

- Interfaccia utente (componenti input e output) - Condizioni inziali del circuito *

- Condizioni finali *

- Ciclo tipico di utilizzo descritto in termini di componenti di input/output

(5)

Possibile struttura relazione

b) Sottocircuiti implementati

- Descritti uno alla volta. Ogni sottocircuito dovrebbe essere presentato descrivendo almeno funzione, ingressi, uscite e logica di

funzionamento. Se viene utilizzato in forma di componente Logisim all'interno di altri

circuiti/sottocircuiti è buona norma inserire anche l'immagine del componente.

(6)

Possibile struttura relazione

c) Circuito principale

- Descrive come sono assemblati I sottocircuti per produrre il circuito principale. Qui si capisce quale sottocircuito/i controlla in modo specifico I componenti di input output. Questa sezione può essere composta solo da testo ma risulta più

semplice se contiene una immagine del circuito principale nella quale sono evidenziati in colori diversi I sottocircuiti.

(7)

Possibile struttura relazione

d) Interazione tra sottocircuiti

- Arrivati a questo punto avete già descritto I

sottocircuiti (con ingressi e uscite), la loro logica di funzionamento e come essi sono stati assemblati per produrre il circuito principale. In questa sezione vengono presentate le interazioni tra I sottocircuiti.

Quali segnali passano tra I sottocircuiti? Quale è lo scopo? Perchè avete deciso di usare proprio

questa strategia (ne esistevano di alternative?).

Avete incontrato problemi nella comunicazione tra sottocircuiti? Se sì, come li avete risolti (motivare).

(8)

Possibile struttura relazione

e) Considerazioni / possibili estensioni- modifiche

- Esame del lavoro di progettazione svolto.

Step del lavoro di progettazione a cui avete lavorato molto e sui quali volete richiamare l'attenzione.

Riferimenti

Documenti correlati

 lo stato delle sessioni è gestito in memoria – ogni istanza di server memorizza lo stato di alcune sessioni, in modo tale che lo stato di ciascuna sessione sia memorizzato in

• Regola 3: Anche se le stringhe di formato della scanf() assomigliano molto a quelle della printf(), hanno una semantica leggermente differente (leggete il manuale!). • Regola

 saves pertinent information including last instruction executed and data values in registers in the PCB (process control block).  branches to

• FileOutputStream implementa questi metodi nel caso parti- colare in cui l’output è un file, il cui nome è passato al costrut- tore di FileOutputStream ; in alternativa si

¨  Se la stringa di formato contiene un white space, la scanf legge zero o più white space, che verranno scartati, fino al primo carattere non white space.

Il segnale di write è a 1 solo quando read è a 0: read ha precedenza su write (se setto sia read che write a 1, il circuito opera in modalità read)..

• Definito da: formato dati CPU, Coprocessori (CP0-CP3), registri CPU, formato dati FPU, Endianness, tipi (modalità) di accesso alla memoria.. Modello di

 An efficient means of transferring data directly between I/O and memory for large data transfers since programmed I/O is suitable only for slow devices and individual