Capitolo 3 Analisi sistemi ibridi Dsp-Fpga

(1)

INDICE

Introduzione

1

Capitolo 1 Caratteristiche delle schede

3

Capitolo 2 Le schede

13

2.1 C6713COMPACT 13

2.1.1 Connettore JTAG 16 2.1.2 Connettore IEEE1394 16 2.1.3 FPGA 17

2.1.4 Memoria esterna SDRAM 18 2.1.5 Memoria Flash 19

2.1.6 PLD 19

2.1.7 EEPROM seriale 20 2.1.8 Sensore di temperatura 20

2.1.9 Generatore di reset e Watchdog 21 2.1.10 External Flags XF signals 22 2.1.11 Alimentazione 22

2.1.12 LED 23

(2)

2.1.13 Periferiche del DSP 24

2.1.14 Multi-channel Audio Serial Ports (McASP) 24 2.1.15 External Memory Interface (EMIF) 24

2.1.16 Inter Integrated Circuit (I²C) Interface 25

2.1.17 General Purpose Input/Output Peripheral (GPIO) 25 2.1.18 Multi-Channel Buffered Serial Ports (McBSP) 25 2.1.19 Timers 26

2.1.20 Host Port Interface (HPI) 26 2.1.21 Interrupts 27

2.1.22 DMA 27

2.1.23 Supporto Software 28 2.2 NALLATECH BALLYNUEY2 29

2.2.1 Le risorse fisse 31

2.2.2 Moduli DIME e struttura dei Bus 34

2.2.3 Reti di clock e Reset 39 2.2.4 Il modulo BallySharc2 44

2.2.5 Il modulo BallyBlue 49

(3)

2.3 ORUGA 52

2.3.1 Descrizione 54 2.3.2 DSP Processing 55

2.3.3 Canali di input analogici 57

2.3.4 Canali di output analogici 59 2.4 MVE 60

2.5 QUADIA 66

2.5.1 Rete di collegamento interna ed esterna 70 2.6 DMDK 71

2.6.1 Interfacce Video 73

2.6.2 Interfacce audio 74

2.6.3 Interfacce per uso generale 74

2.6.4 Applicazioni 75 2.7 DMCK 76

2.8 QUIXOTE 79

2.9 SIGNALWAVE 87

(4)

2.10 SIGNAL MASTER 89

Capitolo 3 Analisi sistemi ibridi Dsp-Fpga

91

3.1 DSP-FPGA 92

3.2 Alcuni esempi 96

Capitolo 4 Tendenze:FPGA per applicazioni DSP

101

Appendice

104