• Non ci sono risultati.

Architettura degli elaboratori – Appello straordinario 31 marzo 2016

N/A
N/A
Protected

Academic year: 2021

Condividi "Architettura degli elaboratori – Appello straordinario 31 marzo 2016"

Copied!
1
0
0

Testo completo

(1)

Architettura degli elaboratori – Appello straordinario 31 marzo 2016

Riportare su tutti i fogli Nome, Cognome, Numero di matricola e Corso (A/B).

Risultati e calendario degli orali verranno resi noti via web appena disponibili.

Domanda 1

Una unità U accetta da parte di una unità Ur richieste di lettura e scrittura in memoria nel formato: OP (2 bit, 00=lettura, 01=scrittura), IND (32 bit), DATA (32 bit, solo nel caso di scrittura). Una richiesta ad una posizione di indirizzo minore di 2G viene indirizzata ad una cache C interconnessa ad U mediante una interfaccia di memoria standard e implementata sullo stesso chip di U. Il tempo di accesso alla cache è pari a 2 cicli di clock (in caso di cache hit) o a 100 cicli di clock (in caso di fault). Una richiesta con indirizzo è maggiore o uguale a 2G, viene interpretata come una richiesta con indirizzo da 16 bit (presi nella parte bassa di IND) che viene servita da una memoria interna ad U, con tempo di accesso pari a ta = 10 tp. U accetta anche richieste di azzeramento della memoria interna (OP=10). Le richieste di Ua ad U ut

utilizzano un protocollo a domanda risposta.

Si fornisca il microcodice per il controllo di U e si valuti la durata del ciclo di clock  e il numero di cicli di clock necessari per il completamento di ciascuna delle operazioni esterne.

Domanda 2

Si consideri il processore D-RISC dell’interprete firmware visto a lezione e si valuti il tempo di completamento del codice compilato a partire dallo pseudo-codice (N=16K, array di interi):

for(i=0; i<N; i++) {

if (a[i] % 2 == 0) a[i] = b[i]+c[i];

else a[i] = b[i]+1;

}

quando il sistema sia dotato di cache di primo livello ad accesso diretto (on chip, linee da 16 parole (=

16) e numero totale di linee pari a 4K) e memoria principale con tempo di accesso m, off chip, interallacciata con 4 moduli (m = 4) e con Ttr = 10 .

Successivamente si consideri una estensione al set di istruzioni che aggiunga l'istruzione MOVIF0 Ra, Rb, Rc, Rd

la cui semantica è: se Ra vale 0, sposta il contenuto di Rc in Rb, altrimenti sposta il contenuto di Rd in Rb. Si fornisca il formato in memoria della nuova istruzione e se ne valuti il tempo di completamento. Si compili lo pseudo codice nel D-RISC esteso con la nuova istruzione e se ne valuti il tempo di completamento.

Riferimenti

Documenti correlati

Ogni unità funzionale ha tempo di servizio ideale uguale al tempo di servizio ideale dell’intera CPU, cioè Tid = t (= oppure =  a seconda dell’implementazione

Domanda 2: raccolta 3, qualunque esercizio sulla valutazione di programmi con gerarchia memoria principale – cache.. b) Come in ogni rete sequenziale, la

Sotto la condizione che la parte non specificata del microprogramma non influenzi la risposta, l’espressione logica della variabile di controllo del commutatore è

valutazione delle informazioni da passare alla MMU, facendo uso di appropriate tecniche per risolvere il problema delle strutture condivise riferite indirettamente e

a) Spiegare come è definito il metodo di indirizzamento diretto per memorie cache. b) Si consideri una unità cache primaria C con metodo di indirizzamento diretto e scritture con il

Il tempo di servizio non è influenzato dalla latenza delle istruzioni lunghe MUL e DIV, in quanto non appartengono alla sequenza critica della dipendenza logica IU-UE indotta

• operazione 2: ricevendo un dato X, con il vincolo che tale valore sia presente in M una e una sola volta, invia in uscita l’indirizzo della locazione avente contenuto uguale a X.

Il ciclo di clock speso in più non ha alcun effetto sui tempi medi di elaborazione, anzi: è fondamentale per minimizzare il tempo medio di elaborazione dell‟operazione esterna