Indice Pagina I
Indice
Introduzione ... IV
Capitolo 1 - Single Event Effects (SEE) ... 1
1. 1 Concetti preliminari ... 1
1. 2 L'ambiente spaziale ... 2
1. 2.1 Particelle intrappolate ... 3
1. 2.2 Particelle transienti... 4
1. 2.3 Raggi cosmici (GCRs) ... 5
1. 3 Parametri di quantificazione SEE: LET e Cross Section ... 6
1. 4 Meccanismo fisico di soft errors: SEU ... 10
1. 4.1 Meccanismo di SEU nelle DRAM ...13
1. 4.2 Meccanismo di SEU nelle SRAM ...15
1. 4.3 Effetti di SEU sulle memorie non volatili: NAND/NOR Flash ...20
1. 5 Fenomeno di carica indotta: modello analitico ... 24
1. 6 Meccanismo fisico di hard errors: SEL ... 33
1. 7 Contromisure ai SEE ... 35
Capitolo 2 - Rilevazione e Correzione d'errori ... 38
2. 1 Introduzione ai principali codici a correzione di errori ... 38
2. 2 Codici a blocchi ... 40
2. 2.1 Descrizione generale dei codici a blocchi ...40
2. 2.2 Distanza di Hamming ed Error-Correcting Capability ...41
2. 2.3 Encoding e decoding di codici a blocchi...44
2. 2.4 Codici di Hamming ...49
2. 2.5 Codici di Golay ...51
2. 2.6 Codici Ciclici ...52
2. 2.7 Codici ciclici shortened e codici CRC ...63
2. 2.8 Aritmetica sui campi finiti e codici BCH ...64
2. 2.9 Codici Reed-Solomon ...68
2. 2.10 Decodifica Majority-Logic per codici ciclici DSCC ...78
2. 3 Codici Convoluzionali ... 89
2. 3.1 Introduzione ai codici convoluzionali ...89
2. 3.2 Codifica di un codice convoluzionale ...90
Indice Pagina II
2. 3.3 Codici convoluzionali sistematici ...98
2. 3.4 Distanza libera ...100
2. 3.5 Decodifica di un codice convoluzionale ...101
2. 3.6 Algoritmo di Viterbi ...104
Capitolo 3 - Implementazione del codice e scelte architetturali ... 109
3. 1 Scelta del codice e soluzioni di encoding/decoding ... 109
3. 1.1 Codici DSCC ...112
3. 1.2 Codici R-S ...113
3. 1.3 Confronto e scelta del codice: DSCC (273, 191) ...115
3. 2 Codifica del codice DSCC ... 118
3. 3 Decodifica Majority-Logic ... 119
3. 3.1 Decodifica MLD TYPE-II ...120
3. 3.2 Majority-Logic Detector\Decoder (MLDD)...122
3. 3.3 Soluzioni MLD w/SFD e MLDD a confronto ...126
3. 3.4 Giustificazione della scelta della soluzione MLDD ... 127
Capitolo 4 - Implementazione VHDL ... 132
4. 1 Introduzione ... 132
4. 2 Encoder DSCC seriale ... 133
4. 3 Decoder DSCC seriale ... 139
4. 4 Testbench e modulo Fault-Injector... 144
4. 5 Encoder DSCC parallelo... 149
4. 6 Decoder DSCC parallelo ... 156
4. 7 Testbench e modulo Fault-Injector... 164
Capitolo 5 - Prestazioni: velocità e complessità ... 168
5. 1 Introduzione ... 133
5. 2 Encoder DSCC seriale e parallelo ... 169
5. 3 Confronto: encoder DSCC vs encoder R-S ... 171
5. 4 Decoder DSCC seriale e parallelo ... 174
5. 5 Confronto: decoder DSCC vs decoder R-S ... 177
Conclusioni ... 181
Bibliografia ... 183
Appendice A - Encoder DSCC seriale ... 186
Indice Pagina III
Appendice B - Decoder DSCC seriale... 190
Appendice C - Fault Injector seriale ... 198
Appendice D - Testbench encoder\decoder seriali ... 201
Appendice E - Encoder DSCC parallelo ... 208
Appendice F - Decoder DSCC parallelo ... 214
Appendice G - Fault Injector parallelo ... 223
Appendice H - Testbench encoder\decoder paralleli ... 227
Appendice I - Elenco FPGA utilizzate per la sintesi ... 235
