• Non ci sono risultati.

Y = S1·S0·A + S1·S0·B + S1·S0·C + S1·S0·D

N/A
N/A
Protected

Academic year: 2021

Condividi "Y = S1·S0·A + S1·S0·B + S1·S0·C + S1·S0·D"

Copied!
3
0
0

Testo completo

(1)

APPUNTI DI ELETTRONICA – MUX e DEMUX - rel. 01/06 Prof. Domenico Di Stefano prof. 25

MULTIPLEXER

Sono dispositivi in grado di trasferire in uscita una sola di 2n possibili linee di ingresso. La selezione della linea di ingresso da traferire in uscita dipende da n linee di controllo.

Il multiplexer è assimilabile ad un commutatore a posizioni multiple; la posizione dipende dai bit di controllo.

Si mostra in fig.1 la tabella della verità e il simbolo di un multiplexer a 4 ingressi (A B C D) e 2 linee di controllo o selezione (S1 e S0).

S1 S0 Y

0 0 A

0 1 B

1 0 C

1 1 D

Fig.1 Tabella della verità e simbolo equivalente di un multiplexer a 4 ingressi.

Si puo’ verificare che la funzione di uscita Y del multiplexer vale:

Y = S1·S0·A + S1·S0·B + S1·S0·C + S1·S0·D

Nel caso di un multiplexer a due ingressi A e B ed un ingresso di selezione S,

l'uscita Y assume la seguente espressione:

(2)

APPUNTI DI ELETTRONICA – MUX e DEMUX - rel. 01/06 Prof. Domenico Di Stefano prof. 26

Y = S·A + S·B

Il circuito logico risolutivo è mostrato in fig.2.

Fig.2 Multiplexer a due ingressi

In commercio sono disponibili circuiti integrati che contengono multiplexer a 2 ingressi, 4 ingressi, 8 ingressi e 16 ingressi. Il multiplexer 74153 contiene 2 MUX a 4 ingressi, il 74151 contiene 1 MUX a 8 ingressi. Si riporta, in fig.3, la piedinatura dei citati multiplexer.

Fig.3 - Piedinatura di 2 multiplexer della famiglia logica TTL.

Nel 74153:

S0, S1 sono gli ingressi relativi ai bit di selezione dell’ entrata, I0A, I1A, I2A, I3A sono gli ingressi del primo MUX,

EA (attivo basso) riceve il bit che abilita il primo MUX, ZA e’ l’ uscita del primo MUX.

(3)

APPUNTI DI ELETTRONICA – MUX e DEMUX - rel. 01/06 Prof. Domenico Di Stefano prof. 27

I0B, I1B, I2B, I3B sono gli ingressi del secondo MUX, EB (attivo basso) riceve il bit che abilita il secondo MUX, ZB e’ l’ uscita del secondo MUX.

Nel 74151A:

S0, S1.S2 sono gli ingressi relativi ai bit di selezione dell’ entrata, I0A, I1A, I2A, I3, I4, I5, I6, I7 sono gli ingressi del MUX,

E (attivo basso) riceve il bit che abilita il MUX, Z e’ l’ uscita del MUX.

Z e’ l’ uscita negata del MUX.

DEMULTIPLEXER

Sono dispositivi in grado di trasferire un ingresso in una sola di 2n possibili linee di uscita.

La selezione della linea di uscita dove trasferire l’ ingresso dipende da n linee di controllo.

Il demultiplexer è assimilabile ad un commutatore a posizioni multiple; la posizione dipende dai bit di controllo.

Si mostra in fig.4 la tabella della verità e il simbolo di un demultiplexer a 4 uscite (Y0, Y1, Y2, Y3) e 2 linee di controllo o selezione (S1 e S0).

S1 S0 Y0 Y1 Y2 Y3

0 0 A 0 0 0

0 1 0 A 0 0

1 0 0 0 A 0

1 1 0 0 0 A

Fig. 4 – demultiplexer a 4 uscite

Riferimenti

Documenti correlati

Subtyping the Autism Spectrum Disorder: Comparison of Children with High Functioning Autism and Asperger Syndrome. WISC-IV profile in high- functioning autism spectrum disorders:

[r]

[r]

Nel caso di iscrizione dell’atto di trasferimento della sede legale da un’altra provincia deve essere indicato l’indirizzo della nuova sede.. Per le società aventi sede

Tutte e quattro le fenditure giacciono nello stesso piano (quello della figura)... Traccia

Giovanotto Direttore Macchina Comandante Capo Pesca Capo Macchina Allievo Motorista. Qualifica (categoria

The hardware trigger decision is required to be based either on the transverse energy de- posited in the hadronic calorimeter by a charged particle from the decay of the D 0 meson,

Post-recruitment survival modeling: transition probability --- performance of competing models exploring the best general structure for multi-state models estimating the probability