I
Introduzione
Storicamente le prestazioni di un sistema elettronico sono state misurate considerando come fattori di merito solamente la velocità e l’area occupata dal circuito, mentre il consumo di potenza passava in secondo piano.
La crescente domanda in ogni settore del mercato di dispositivi elettronici portatili a batteria (telefoni cellulari, videocamere, PDA, Laptops), ha portato ad una continua evoluzione di circuiti integrati che abbiano un consumo di potenza bassissimo (ultra-low-power) e che operino con tensioni di alimentazione ridotte (low-voltage).
Un elevato consumo di potenza ha effetti negativi per quanto riguarda la durata delle batterie, i costi per la loro sostituzione, costi di raffreddamento e di packaging, affidabilità e portabilità di questi sistemi.
In aggiunta, dal punto di vista ambientale, più basso è il consumo di potenza più piccola è l’elettricità consumata, e minore è l’impatto ambientale.
Metodologie di progettazione low-power e low-voltage assumono così un’estrema importanza nella realizzazione di architetture SOC (“system on chip”).
Generalmente entrambi i requisiti vengono soddisfatti grazie allo sviluppo di nuove tecnologie CMOS che consentono una continua diminuzione delle dimensioni dei dispositivi (scaling-down).
La riduzione delle geometrie, consente ai circuiti di operare con grandezze elettriche piccole, portando però anche ad una diminuzione delle prestazioni.
Il processo di scaling-down, infatti, ha progressivamente avvicinato i dispositivi ai loro limiti fisici per cui alcuni fenomeni (di diversa natura), trascurabili nelle precedenti generazioni di componenti, producono effetti apprezzabili sulla scala delle grandezze significative per i circuiti.
II Pertanto nuove topologie circuitali e modelli fisici sempre più accurati sono necessari per soddisfare ambedue le esigenze di circuiti con dispositivi di dimensioni ridotte e prestazioni efficienti ed affidabili.
In una grande quantità di applicazioni sia analogiche che digitali (comparatori, convertitori A/D- D/A, PLL), i riferimenti di tensione sono circuiti largamente utilizzati.
I riferimenti sono quantità continue che hanno la minima dipendenza dalla tensione d’alimentazione e dalla temperatura.
I riferimenti maggiormente utilizzati i cosidetti a ‘band-gap’.
Questi circuiti sono realizzati in forma integrata in qualsiasi tecnologia CMOS standard sfruttando i BJT verticali parassiti di substrato.
I riferimenti di tensione a band-gap forniscono una tensione in uscita di circa 1.25 V.
Per superare questo limite, ed arrivare a tensioni d’alimentazione più basse, molte soluzioni circuitali sono state proposte in letteratura.
Il principio di funzionamento del bandgap tradizionale, i suoi limiti ed alcune topologie circuitali che cercano di superarli sono descritti nel primo capitolo di questo lavoro di tesi.
Nel secondo capitolo, illustreremo brevemente la tecnologia CMOS 90 nm con la quale verrà realizzato il riferimento di tensione, quindi analizzeremo il modello fisico dei dispositivi (BSIM3V3) utilizzato dal simulatore CADENCE .
Cercheremo di estrarre da tale modello delle equazioni analitiche approssimate valide nelle varie zone di funzionamento dei dispositivi e stimeremo l’errore commesso nelle approssimazioni effettuate.
Queste equazioni saranno poi utilizzate per calcolare le grandezze necessarie nel corso del progetto.
Nel terzo capitolo, illustreremo il progetto di un riferimento di tensione in tecnologia CMOS 90 nm per applicazioni a bassisimo consumo di potenza.
III Il riferimento sarà utilizzato per realizzare un regolatore serie.
Verranno presentate le specifiche di progetto, la soluzione circuitale, le scelte progettuali adottate.
Le simulazioni effettuate con Cadence, saranno oggetto del quarto capitolo insieme all’analisi dei risultati ottenuti.
