INMAPS: indagine induzioni

(1)

INMAPS: indagine induzioni

Test a Pisa dopo il testbeam al Cern

(2)

Drop of eﬃciency due to induc@on due to readout ac@vity?

Efficiency vs threshold

CHIP 13 CHIP 14

Preliminary results on INMAPS Results 6 / 18

A.Lusiani, M.Chrz ˛aszcz 2012

(3)

Pixel mul@plicity diﬀerent when readout is ac@ve

Threshold [DAC]

2395 2400 2405 2410

Pixel Multiplicity

0 20 40 60 80 100

Average Pixel multiplicity Average Pixel multiplicity Threshold [DAC] - Mean-Bease-line

-100 -50 0

DAQ Inneficiency (%)

0 1 2 3 4 5 6 7 8 9

Pixel multiplicity

0 20 40 60 80 100 120 140 160 180 200 220 Threshold [DAC]

2400 2450

Rdclk = 50ns

“standard” calibra@on mode

“data taking” calibra@on mode

Testbeam data

(4)

Calibrazioni vs data taking

•  La modalita' di calibrazione, u@lizzata sia in lab che in testbeam, e' diversa dal modo opera@vo di presa da@ durante il run di ﬁsica, per due mo@vi principali:

1.  in calibrazione i pixel non possono scaPare (master latch enable disabilitato) quando il readout e' aTvo e legge i pixel. Questa modalita' ha varie mo@vazioni, che non elenco qui, ma rende "invisibili" eventuali eﬀeT di induzione causa@ dal readout

2.  in calibrazione vengono abilitate solo poche colonne alla volta, perche' i barrel sul chip sono dimensiona@ per la ﬁsica e quindi non per ges@re lo scaPo

contemporaneo di tuT i pixel della matrice, che avviene con soglie "vicine" alla baseline.

•  La valutazione delle possibili induzioni sui chip INMAPS era stata faPa alla

ricezione dei primi chip a bassa resis@vita' (con le matrici 3x3 analogiche) e non si erano osserva@ eﬀeT signiﬁca@vi. Anche sulle matrici 32x32 digitali (bassa

resis@vita') avevamo faPo alcune prove (non estensive) con calibrazioni

modiﬁcate, per avere il readout aTvo mentre i pixel erano abilita@ allo scaPo, ma non si era visto niente di strano.

Poi i problemi vis@ sul comparatore avevano concentrato tuT gli sforzi e l'argomento induzione non e' stato piu' indagato.

(5)

Indicazioni dagli studi di induzione in Lab.

•  Le calibrazioni con la sequenza di data taking e RDCLK=60 ns (simile ai 50 ns di testbeam) indicano un numero di pixel scaPa@ simile (anche mggiore) a quello visto in testbeam e si notano induzioni sull’uscita analogica sia posi@ve che nega@ve MA non induzioni da colonna (vedi slides successive)

•  Il numero di pixel che scaPano quando la soglia e’ ~ 2370 DAC (inizio del calo di eﬃcienza) sembra troppo piccolo per causare ineﬃcienza legata al faPo che un pixel e’ gia’ scaPato prima su induzione e quindi non riscaPa sul passaggio della traccia.

•  Le indicazioni dai test in lab sembrano far pensare ad un’ineﬃcienza legata al faPo che ci sono segnali indoT posi@vi che durano 1-‐2 us (quando il data valid va alto per far passare le parole TS anche senza pixel scaPa@) creando

ineﬃcienza quando una traccia passa mentre il segnale e’ posi@vo.

•  Ques@ tempi posi@vi (e le ineﬃcienze) aumentano se scaPano piu’ pixel,

quando la soglia si avvicina alla baseline

(6)

Calibrazione con modo opera@vo data taking

•  BC 5 us, master latch enable (MLE) abilitato sempre, solo 4 colonne per soPomatrice abilitate, RDclk=200 ns

•  Soglia sul chip 2420 DAC (baseline 2470 DAC). Chip 14 (high res)

•  Uscita analogica pixel 31 31 (giallo) durante la calibrazione

•  BLU= MLE, ROSA=data valid, VERDE=BC

•  Si nota induzione ﬁno a 80 mV, ma posi@va, quando I da@ escono dal chip. Il segno dei segnali indoT non spiega l’aumento di scaT visto in testbeam (il segnale da par@celle e’ nega@vo e le soglie sono soPo la baseline)

•  L’eﬀePo e’ molto meno marcato nei chip a bassa resis@vita’.

(7)

All column enabled and RDclk as in testbeam 1

•  BC 5 us, MLE abilitato sempre, tuPe le colonne abilitate, RDclk=60 ns

•  Soglia sul chip 2400 DAC (baseline 2470 DAC). Chip 14 (high res)

•  Uscita analogica pixel 31 31 (giallo) , BLU= MLE, ROSA=data valid, VERDE=BC

•  Si nota induzione posi@va ﬁno a 150 mV e anche nega@va ﬁno a 50 mV e piu’ (forse undershoot!), durante tuPo il BC (il readout e uscita da@ e’ sempre presente).

•  Difficile quan@ficare l’en@ta’ dell’effePo ma il segno, anche nega@vo, dei segnali vis@ e’

compa@bile con aumento di scaT visto in testbeam ed anche con quello registrato in questa calibrazione. Altri eﬀeT nella slide successiva.

(8)

All column enabled and RDclk as in testbeam 2

•  L’aumento di scaT rispePo alla calibrazione precedente sembra maggiore di un semplice faPore 4 (32 colonne abilitate invece di 8), ma va quan@ﬁcato, ed e’ anche maggiore aumentando il clock di readout da 200 ns a 60 ns!

•  Va confrontato con le misure del numero di scaT durante il data taking in testbeam ma sembra riprodoPo l’eﬀePo.

•  Non si notano scaT contemporanei di intere colonne o righe (come ci si potrebbe aspePare) da un accoppiamento delle piste di riga e colonna che scorrono sui pixel

•  Sembrano invece scaPare di piu’ I pixel nella parte di matrice soPo (vicina al readout), anche questo da quan@ﬁcare.

•  L’eﬀePo e’ molto meno marcato nei chip a bassa resis@vita’ (slide successiva)

(9)

All column enabled and RDclk as in testbeam with a low resis@vity chip

•  BC 5 us, MLE abilitato sempre, tuPe le colonne abilitate, RDclk=60 ns

•  Soglia sul chip 2410 DAC (baseline 2450 DAC? ). Chip 5 (low res)

•  Uscita analogica pixel 31 31 (giallo) , BLU= MLE, ROSA=data valid, VERDE=BC

•  Si nota induzione posi@va e anche nega@va circa un faPore 3 piu’ bassa di quella vista nell’alta resis@vita’.

(10)

Induzione sulla 3x3 analogica da piste digitali

•  Chip 41 (high res) fron@/impulsi di vario @po da 1.8 V (in blu allo scope) manda@ sulle piste digitali che passano nelle vicinanze del pixel danno I seguen@ segnali sull’output analogico del pixel centrale.

•  NOTA: il segnale indoPo e’ lo stesso s@molando una qualunque delle piste (sembra indipendente dalla posizione).

(11)

Induzione sulla 3x3 analogica da piste digitali

(12)

Induzione sulla 3x3 analogica da piste digitali

•  Aumentando il numero di inpulsi inizia un undershoot nega@vo che puo’ far scaPare I pixel .

(13)

Induzione sulla 3x3 analogica da piste digitali

•  Chip 41 (high res) fron@/impulsi di vario @po da 1.8 V (in blu allo scope) manda@ sulle piste digitali che passano nelle vicinanze del pixel danno I seguen@ segnali sull’output analogico del pixel centrale. NOTA: il segnale indoPo e’ lo stesso s@molando una qualunque delle piste (sembra indipendente dalla posizione).

•  Aumentando il numero di inpulsi inizia un undershoot nega@vo che puo’ far scaPare I pixel.

•  Dopo un certo numero di impulsi non sembra aumentare piu’ l’undershoot .

(14)

Induzione da readout clock e altri segnali digitali aTvi

•  BLU= RDCLK, ROSA=data valid, VERDE=BC

•  VDDIO=VDDCORE=1.8V

•  Fron@ del RDCLK ben separa@ rispePo ai tempi del segnale indoPo, per dis@nguere gli eﬀeT:

•  100 ns di salita e ~ 200 ns di discesa

•  Induzione posi@va su entrambi I fron@ (~ 20 mV su salita, ~12 mV su discesa del RDCLK)

•  Le induzioni si sommano e quando arriva il DATA VALID, sincrono con RDLCK, ho altri 20 mV

•  Se nella parola TS, sincrona con DV, ci sono altri bit al@ il segnale indoPo e’ anche piu’ alto

(15)

Induzione da readout clock e altri segnali digitali aTvi

(16)

Induzione da readout clock e altri segnali digitali aTvi

•  THR=2390 DAC, RDCLK=50 ns

(17)

Induzione da readout clock e altri segnali digitali aTvi

•  THR=2470 DAC, RDCLK=50 ns

(18)

Induzione da readout clock e altri segnali digitali aTvi

•  THR=low DAC, RDCLK=20 ns

(19)

Induzione da readout clock e altri segnali digitali aTvi

•  VERDE=data valid, BLU=BC

•  THR=759mV, RDCLK=50 ns

•  CHIP BMET1 con back metallizzato e tuPe le pad del substrato delle altre matrici connesse a massa

•  INDUZIONE ridoPa del ~ 50% rispePo a quella senza back metallizzato (slide 17) ma ancora molto alta (>50mV positva, >25 mV nega@va).

(20)

Induzione da readout clock e altri segnali digitali aTvi

•  THR=low DAC, RDCLK=20 ns

•  INDUZIONE ridoPa del ~ 50% rispePo a quella senza back metallizzato (slide 18) ma ancora molto alta (>50mV positva, >25 mV nega@va).

(21)

Induzione da readout clock e altri segnali digitali aTvi

•  THR=756mV DAC, RDCLK=20 ns

•  INDUZIONE al@ssima se scaPano mol@ pixel ed il clock e’ veloce (>150mV positva, >50 mV

nega@va).

(22)

backup

(23)

•  Number of pixel ﬁred in calibra@on mode (right plot in green) and in data taking mode (ler) very diﬀerent

!"#$%&'()*+,(#-.*****/01*2##13&4.*5617*891:*8;<8 =

!"#$#%&'()

*+*,#-./012-3#4"-./#5667

Chip 13

Threshold [DAC] - Mean-Bease-line

-100 -50 0

DAQ Inneficiency (%)

0 1 2 3 4 5 6 7 8 9

Pixel multiplicity

0 20 40 60 80 100 120 140 160 180 200 220 Threshold [DAC]

2400 2450

Rdclk = 50ns

Chip 14

Threshold (DAC)

2300 2350 2400

Efficiency (%)

0 20 40 60 80 100

Effic vs Thr-DAC INMAPS Chip-14 Effic vs Thr-DAC INMAPS Chip-14

INMAPS: indagine induzioni