tura proposta
Si passa adesso a descrivere come è stato realizzato il sistema che implementa la tecnica chopper alla architettura oggetto di questa tesi.
Per questa trattazione, si faccia riferimento allo schema a blocchi già presentato al- l’inizio di questo capitolo ma che è stato riportato di seguito per completezza. Nello schema, sono stati evidenziati, in rosso, i tre modulatori MODin, MODout e MODr che implementano la tecnica chopper, pilotati da due segnali di clock indicati con P1 e P2 a fasi non sovrapposte.
Tali modulatori implementano l’operazione di moltiplicazione per un’onda quadra adimensionale che assume alternativamente valore +1 e -1. Poiché l’architettura è di tipo fully-differential, si dimostra banalmente che questa operazione è possibile semplicemente scambiando in maniera alternativa gli ingressi del modulatore.
Figura 4.4.1: Schema di principio del modulatore chopper
Osservando la figura4.4.1, risulta chiaro che nella fase P1, VIN = VOUT, mentre nella
fase P2, VIN = -VOUT che dimostra quanto affermato poco sopra.
Figura 4.4.2: Schema a Blocchi della Architettura proposta. Sono stati messi in evidenza, in rosso, i modulatori chopper
Come già descritto nel capitolo 3 a proposito della tecnica chopper, è necessario un primo moltiplicatore al fine di traslare il segnale attorno alle frequenze laddove il con- tributo di rumore è minimo: questa funzionalità è assolta dal modulatore MODin. Il secondo modulatore, quello di uscita MODout, invece, trasla lo spettro del rumore intro- dotto dall’amplificatore alle altre frequenze e riporta in banda base il segnale che è stato precedentemente amplificato.
La figura che segue mostra il generatore di clock a fasi non sovrapposte. L’ingresso CK è pilotato da un’onda quadra di frequenza pari a 100 KHz definita come frequenza di chopping. I segnali P1, XP1, P2 e XP2 sono dunque onde quadre alla stessa frequenza fchop = 100KHz.
Figura 4.4.3: Generatore di clock a fasi non sovrapposte
Ciascuno di questi segnali, pilota le matrici di interruttori mostrate nella loro im- plementazione circuitale in figura 4.4.4. Essendo costituite da pass-gate, per i motivi descritti nel seguito, saranno necessari il segnale affermato e quello negato per pilotare rispettivamente il transistore n e quello p.
Così facendo, lo spettro del segnale utile risulta traslato attorno alle frequenza k · fchop dal primo modulatore; il secondo modulatore trasla le componenti di rumore flicker
attorno ai multipli dispari di fchop mentre riporta in banda base il segnale.
Consideriamo adesso la figura 4.4.5. Essa mostra la catena di reazione costituita dai resistori R1 e dai condensatori C1 e C2.
Figura 4.4.5: Rete di reazione
Discutiamo questa immagine. Rispetto hai lavori di tesi precedenti, sono state appor- tate due modifiche:
1. la rete di reazione è stata posta a monte del modulatore MODr;
2. la rete di reazione è del tipo mostrato in figura anziché di tipo resistivo.
Queste modifiche hanno comportato alcuni vantaggi in termini di riduzione dell’offset ripple.
Con la scelta appena descritta, si ha che l’architettura implementa una funzione di trasferimento di tipo passa alto. Ciò ha comportato che:
1. a bassa frequenza βDC = 1, ossia A =
1 βDC
= 1: l’offset viene amplificato di un fattore pari ad 1;
2. alla frequenza fchop, βchop ∼=
1
200, ossia A = 1 βchop
∼
= 200: il segnale viene amplificato di un fattore pari a A = 1 +2C1
C2
∼ = 200.
R1 1 G Ω
C1 1 pF
C2 100 pF
Tabella 4.4.1: Dimensionamento della Rete di Reazione
Concludiamo la trattazione con i criteri per il corretto dimensionamento degli inter- ruttori:
1. per il modulatore di ingresso e quello di reazione, gli interruttori sono stati rea- lizzati utilizzando delle pass-gate in modo tale da ottenere una resistenza RON =
RON n//RONp indipendente dalle tensioni applicate al modulatore;
2. i modulatori di uscita sono stati realizzati con una matrice di transistori (di tipo p o n) integrati direttamente nello stadio cascode.
Per un corretto dimensionamento degli interruttori è necessario tener presente che: 1. una RON elevata comporta l’introduzione di un ulteriore contributo di rumore
termico; particolare attenzione va prestata soprattutto al modulatore di ingresso; 2. una RON troppo elevata per i modulatori di uscita potrebbe causare una caduta di
tensione eccessiva e dunque perdita di dinamica;
3. una RON troppo bassa, invece, si traduce in un consumo di area eccessivo che
comporta dei ritardi di commutazione non accettabili a causa della elevata capacità di gate degli interruttori.
Il dimensionamento è riportato nella tabella che segue:
W (µm) L (µm) M ODin Wp = 70µm Lp = 0.5µm Wn= 40µm Ln= 0.5µm M ODr Wp = 35µm Lp = 0.5µm Wn= 20µm Ln = 70µm M ODoutn Wn= 260µm Ln= 0.35µm M ODoutp Wp = 60µm Lp = 0.35µm
Capitolo 5
Risultati Sperimentali e Simulazioni
Nel presente capitolo verrà caratterizzata l’architettura proposta sulla base delle simula- zioni volte alla verifica della correttezza delle ipotesi e della analisi discusse nel capitolo precedente.
L’amplificatore operazionale e l’amplificatore fully-differential sono stati progettati separatamente e con specifiche diverse. In questa trattazione, pertanto, verranno propo- sti i risultati delle simulazioni riguardanti il punto di riposo DC, la risposta in frequenza e l’analisi di rumore sui circuiti statici (AC, ACNOISE) e l’analisi in transitorio (TRAN). Nell’ultima parte del capitolo, verrà caratterizzata l’architettura nel suo complesso at- traverso la simulazione PSS (periodic steady state), necessaria per la stima del rumore residuo e della risposta in frequenza quando la modulazione chopper è attivata.
5.1
Amplificatore Operazionale
5.1.1
Simulazioni DC
Iniziamo con il caratterizzare l’amplificatore operazionale. La tabella 5.1.1 che segue riporta i valori delle correnti di riposo estratti da una simulazione DC.
corrente valori µA corrente valori µA
IIN 2.06 ICDp 2.05
IIB 2.05 ICDn 2.05
IT 4.13 Iout 12.7
IT
K 0.36
Tabella 5.1.1: Correnti di riposo relative all’amplificatore operazionale estratte dalle simulazioni DC
Le figura 5.1.1 che segue riporta l’andamento della caratteristica ingresso-uscita del- l’amplificatore operazionale.
Figura 5.1.1: Caratteristica ingresso-uscita dell’amplificatore operazionale
In una ulteriore simulazione è stata verificata la dinamica di modo differenziale di ingresso. La simulazione di figura 5.1.2 riporta l’andamento delle correnti nei due rami della coppia differenziale di ingresso.
−3000 −200 −100 0 100 200 300 0.5 1 1.5 2 2.5 3 3.5 4 Vd [mV] Id1, Id2 [µA] Id2 Id1
Figura 5.1.2: Correnti della coppia differenziale di ingesso a seguito di uno swing della tensione differenziale Vd
5.1.2
Simulazioni Noise
10−3 10−2 10−1 100 101 102 103 104 105 106 107 108 10−9 10−8 10−7 10−6 10−5 10−4 Frequenza [Hz] Densità sp ettrale di rumore V √ Hz Vrti VrtoFigura 5.1.3: Densità spettrale Rumore RTI (tratto in rosa) ed RTO (tratto in verde)
In figura 5.1.3 è mostrato l’andamento della densità spettrale riportata in ingresso (tratto rosa in figura) e quella riportata in uscita (tratto verde in figura). Si osserva anzitutto che alle altre frequenze, il rumore tende a risalire: ciò è dovuto al fatto che a quelle frequenze contribuiscono al rumore anche i transistori di uscita.
Dalla simulazione sono stati estratti:
la frequenza di corner del rumore flicker risultata pari a circa fk = 15 kHz;
il rumore termico pari a circa 50√nV
Hz anziché 40 nV √
Hz previsti.
5.1.3
Risposta in Frequenza
La risposta in frequenza dell’amplificatore è stata indagata nell’intervallo di frequenze indicato in figura. Dalle simulazioni è stato possibile estrarre:
il valore numerico del GBW che è risultato pari a 8 MHz ;
margine di fase di 63 gradi (di poco inferiore a quello chiesto da specifica); il guadagno statico di circa 120 dB.
10−3 10−2 10−1 100 101 102 103 104 105 106 107 108 −100 −50 0 50 100 150 Frequenza [Hz] Guadagno [dB]
Figura 5.1.4: Risposta in frequenza dell’amplificatore operazionale
10−3 10−2 10−1 100 101 102 103 104 105 106 107 108 −π/2 −π/4 0 π/4 π/2 3 4π π 5 4π Frequenza [Hz] Fase [rad]
Figura 5.1.5: Andamento della fase della Risposta in frequenza dell’amplificatore operazionale
5.1.4
Risposta al gradino
Una ulteriore verifica della stabilità del sistema è stata messa in atto applicando un gradi- no di ampiezza 1 V in ingresso all’amplificatore chiuso a buffer. La prima immagine5.1.6
riporta la risposta ad un gradino di ampiezza tale da mantenere la coppia differenziale di ingresso nel suo intervallo di linearità. Dal grafico risulta evidente una sovra-elongazione che può essere attenuata incrementando ulteriormente la capacità di compensazione.
Figura 5.1.6: Risposta al gradino dell’amplificatore nel caso in cui la coppia differenziale di ingresso si mantiene in linearità. In verde è riportato l’andamento del gradino di ingresso. In rosa, è visibile la risposta dell’uscita.
Nella figura5.2.2 è stata tracciata la risposta dell’amplificatore ad un grande segnale. In verde è riportata l’ampiezza del gradino di ingresso, mentre in rosa quella dell’uscita. In questa figura si osserva che l’uscita, ancora una volta, insegue l’ingresso. Poiché è stato applicato un grande segnale, la risposta dell’uscita è di tipo lineare poiché, essendo la coppia differenziale di ingresso completamente sbilanciata da un lato, la corrente di polarizzazione IT «carica a corrente costante» la capacità a ponte. Il sistema si trova,
quindi, in slew-rate.
Figura 5.1.7: Risposta al gradino dell’amplificatore nel caso in cui la coppia differenziale di ingresso non si mantiene in linearità. In verde è riportato l’andamento del gradino di ingresso. In rosa, è visibile la risposta dell’uscita.
5.2
Amplificatore DDA
Si riportano adesso alcune delle simulazioni riguardanti la caratterizzazione del primo stadio della architettura progettata.
5.2.1
Simulazioni AC
La risposta in frequenza dell’amplificatore è graficata in figura 5.2.1. Dalle simulazioni è stato possibile estrarre:
il valore numerico del GBW che è risultato pari a 114 MHz ;
margine di fase di 65.3 gradi (di poco inferiore a quello chiesto da specifica); il guadagno statico di circa 87 dB.
100 101 102 103 104 105 106 107 108 109 −40 −20 0 20 40 60 80 100 120 Frequenza [Hz] Guadagno [dB]
100 101 102 103 104 105 106 107 108 109 −π/2 −π/4 0 π/4 π/2 3 4π π 5 4π Frequenza [Hz] Fase [rad]
Figura 5.2.2: Risposta in frequenza dell’amplificatore. Andamento della fase.
Una ulteriore simulazione della risposta in frequenza è stata eseguita sull’amplificatore reazionato con una rete resistiva. In queste condizioni, il guadagno dell’amplificatore risulta pari a circa 200 (= 46 dB) come mostrato in figura 5.2.3.
Figura 5.2.3: Risposta in frequenza dell’amplificatore chiuso in reazione. Andamento del Modulo.
5.2.2
Simulazione Stb
La simulazione Stb consente di valutare il guadagno di anello e dunque la stabilità me- diante l’uso di una particolare probe. Tale simulazione ci ha permesso di tracciare i guadagni di modo comune e modo differenziale. Questa particolare topologia, presenta anche un guadagno di modo comune che deve, pertanto, essere stabilizzato.
Dalla simulazione sono stati ricavati i seguenti parametri di interesse: il valore numerico del GBW che è risultato pari a 65.8 MHz ;
margine di fase di 69.5 gradi (di poco inferiore a quello chiesto da specifica); il guadagno statico di circa 98.9 dB.
Figura 5.2.4: Risposta in frequenza del guadagno di modo comune. Andamento del modulo (tratto in rosa) e della fase (tratto in verde).
5.2.3
Simulazione Noise
In figura5.2.5è riportato l’andamento della densità spettrale di rumore riferita all’ingresso valutata sul circuito riportato in figura 1.3.7 nel capitolo 4.
10−2 10−1 100 101 102 103 104 105 106 107 108 10−10 10−9 10−8 10−7 10−6 10−5 Frequenza [Hz] Vrti V √ Hz
Figura 5.2.5: Densità spettrale di rumore RTI (referred to inputs) relativa alle sole coppie differenziali si ingresso.
La simulazione che segue, riporta, invece, l’andamento della densità spettrale di rumo- re valutata all’ingresso dell’intero amplificatore DDA. Si è ottenuto un valore di 1.5√nV
Hz conforme con le specifiche che richiedevano 2√nV
Hz di rumore termico riportato in ingresso.
10−3 10−2 10−1 100 101 102 103 104 105 106 107 108 10−9 10−8 10−7 10−6 10−5 10−4 Frequenza [Hz] Vrti√V Hz
Figura 5.2.6: Densità spettrale di rumore RTI (referred to inputs) valutata sulla architettura complessiva.
5.2.4
Simulazione in transitorio
Nelle figure che seguono, sono riportati gli andamenti delle tensioni di uscita in risposta ad un gradino differenziale di ingresso. I grafici tracciati di colore verde e rosa rappre- sentano le uscite prese singolarmente. Il grafico in viola rappresenta, invece, la tensione differenziale di uscita.
Figura 5.2.7: Risposta al gradino delle due uscite. In verde l’uscita non invertente. In rosa quella invertente.