Caratterizzazione elettrica dei TFT a polisilicio su plastica

Terminata la fase di fabbricazione dei dispositivi (vedi figura 4.6.1), i TFTs sono stati caratterizzati elettricamente misurando le caratteristiche di uscita e la transconduttanza a temperatura ambiente. Le misure delle caratteristiche elettriche dei dispositivi sono state effettuate utilizzando il sistema di acquisizione dei dati riportato in figura 4.6.2. Viene utilizzata una strumentazione programmabile controllata da un computer tramite un’interfaccia IEEE 488. Essa è costituita da un generatore di tensione programmabile KEITHLEY 617, che polarizza il dispositivo in esame e da un elettrometro

KEITHLEY 236, utilizzato per la misura delle correnti che circolano nel dispositivo. Tutto il

sistema di acquisizione dati è gestito da opportuni programmi di misura (scritti in Visual Basic) che consentono di variare i parametri di misura (V , V , tempi di acquisizione tra due dati consecutivi)

e di registrare i dati per la successiva elaborazione ed analisi. Per connettere i tre elettrodi di misura con il dispositivo viene utilizzato un sistema di aghi montati su micromanipolatori che, con l’aiuto di un microscopio (figura 4.6.3), possono essere posizionati con precisione sui vari contatti di

source, drain e gate. Il tutto è racchiuso in un contenitore metallico per evitare interferenze esterne

durante il processo di misura.

Figura 4.6.1 : Immagine dei dispositivi realizzati su PI dopo il distacco dal wafer di Si da 3 pollici.

legato allo specifico processo di formazione dei contatti, che produce un profilo graduale del drogaggio, a causa della diffusione laterale del drogante durante il processo di fusione indotto dal laser. Il profilo graduale di drogaggio a sua volta determina un più basso campo elettrico al drain, riducendo così il tasso dei processi di ionizzazione da impatto.

Figura 4.6.4a : Caratteristiche di trasferimento per un

TFT con L=10 µm e W= 10 µm, misurato per varie tensioni Vds.

Figura 4.6.4b : Caratteristiche di uscita per un TFT con

L=10 µm e W= 10 µm, misurato per varie tensioni Vg.

I dispositivi sono stati misurati sia sul substrato rigido, sia dopo il distacco dal wafer ossidato e non si sono notate differenze nelle caratteristiche elettriche o danneggiamenti dei film depositati. Abbiamo inoltre sottoposto i TFTs a una serie di misure con stress meccanico compressivo e tensile per diversi raggi di curvatura fino a R~1.3 cm (figura 4.6.5b) senza evidenziare apprezzabili scostamenti della corrente (vedi figura 4.6.5a). Abbiamo investigato poi il comportamento dei dispositivi sotto condizioni di stress elettrico per tempi crescenti (fino a t=170 min), applicando una tensione di gate pari alla tensione di soglia (Vg=Vt ) e un alto valore per la tensione di source/drain

(Vds =15V).

Figura 4.6.5a : Caratteristiche di trasferimento per un

TFT con L=10 µm e W= 10 µm, misurato per varie condizioni di stress meccanico con raggio di curvatura 1.3 cm.

Figura 4.6.5b : Sistemi per la misura dei dispositivi per

In Figura 4.6.6a si osserva un crescente degrado delle caratteristiche di transconduttanza dovuto agli effetti di hot-carrier: questo effetto può essere attribuito alla formazione di stati interfacciali vicino alla giunzione di drain dove il campo elettrico è massimo. Nelle caratteristiche di uscita (vedi figura 4.6.6b) invece, si osserva un punto comune di incrocio tra la caratteristica prima dello stress e le successive (intorno a Vds=6 V) che divide il grafico in due regioni, una per bassi Vds, dove la

corrente di drain è sensibilmente più bassa dopo lo stress e un’altra (ad alti Vds) dove si riscontra un

incremento della corrente rispetto alla caratteristica non stressata. La riduzione della Ids osservata

nella prima regione del grafico si può spiegare considerando che la presenza di stati interfacciali, formatisi a causa dello stress elettrico, si traduce in una resistenza parassita in serie con la regione di canale non danneggiata. Infine, l’aumento nella Ids osservato ad alti Vds, può essere attribuito

all’incremento dell’impact ionization legato alla presenza degli stati interfacciali nella regione danneggiata [29].

Figura 4.6.6a : Caratteristiche di trasferimento per un

dispositivo con L=10 µm W=40 µm misurato con Vds=0.1 V

per tempi di bias-stress crescenti a Vg=Vt=6 V e Vds=15 V.

Figura 4.6.6b : Caratteristiche di uscita per lo stesso un

dispositivo mostrato in Fig. 4a con L=10 µm W=40 µm misurato con Vg=Vt=6 V per tempi di bias-stress crescenti.

Infine, abbiamo investigato la stabilità elettrica dei dispositivi in regime di self-heating. Allo scopo di produrre apprezzabile self-heating nel dispositivo, abbiamo polarizzato il dispositivo con elevata Vg (30V) e

substrato a 120°C e applicando allo stesso tempo una Vg= 30 V e Vds= 0 V per 104 s. Come si può notare in

Fig. 4.6.8, il comportamento delle caratteristiche è piuttosto simile a quanto illustrato in Fig. 4.6.7. Questo suggerisce che la temperatura del canale del TFT sia intorno ai 120°C durante il bias-stress in regime di self- heating. Va inoltre aggiunto che un simile esperimento condotto a temperatura ambiente con Vg= 30 V e

Vds= 0 V non ha prodotto alcun effetto, confermando che l’aumento della temperatura del canale risulta

essenziale a promuovere il meccanismo di instabilità. I meccanismi fisici che sono alla base del meccanismo di degrado sono da individuare nella rottura dei legami Si-H presenti all’interfaccia ossido/semiconduttore con conseguente formazione di stati interfacciali e di carica intrappolata [30]. Va sottolineato come questo fenomeno di instabilità risulti particolarmente critico per i dispositivi realizzati su substrato plastico, essendo il dispositivo particolarmente isolato termicamente, data la bassissima conducibilità termica dei substrati plastici.

Figura 4.6.7 : Caratteristiche di trasferimento, misurate a Vds=0.1V, in funzione del tempo di bias-stress in regime di self-heating

(Vg= 30 V e Vds= 15 V).

Figura 4.6.8 : Caratteristiche di trasferimento, misurate a Vds=0.1V, in funzione del tempo di bias-temperature-

Al fine di analizzare in dettaglio il fenomeno del self-heating e di valutare con precisione le temperature che si raggiungono all’interno dei dispositivi sono stati eseguiti altri test ed esperimenti, affiancando le misure sperimentali con dati termodinamici calcolati tramite un modello di simulazioni numeriche 3D. Per la simulazione, sono state scelte geometrie con lunghezze di canale pari a 10 µm e larghezze di canale rispettivamente di 40 µm e di 100 µm. Poiché l’area in cui è stato calcolato il flusso termodinamico è un quadrato di 800x800 µm2, regione piuttosto grande rispetto alla zona dove viene generato il calore per effetto Joule (rispettivamente 100x10 µm2 e 40x10 µm2), è stato possibile imporre, come condizioni al contorno, un temperatura di 300 K presente ai bordi del dispositivo. Inoltre, la dissipazione termica dalla superficie del transistor all’esterno è stata trascurata, in quanto tale processo può avvenire soltanto attraverso meccanismi di convezione con l’aria e di irraggiamento, meccanismi che hanno efficienza molto minore rispetto alla conduzione. In figura 4.6.9 è possibile apprezzare una distribuzione della temperatura, ottenuta mediante modello 3D, di un dispositivo realizzato su polyimide e polarizzato in modo da erogare una potenza dissipata pari a 0.22 mW/ µm. La temperatura massima si raggiunge vicino alla giunzione di drain ed è pari a Tmax=388°C. Tale temperatura, in accordo con quelle trovate nei precedenti test, dimostra la criticità del fenomeno del self-heating per dispositivi realizzati su substrati isolanti, operanti ad alte tensioni di gate e drain. In figura 4.6.10 è poi rimarcata la dipendenza della dispersione del calore dalla particolare geometria del transistor: per larghezze di canale più grandi, la temperatura massima all’interno del dispositivo sale sensibilmente, a causa del contributo minore della dispersione laterale del calore [31].

Figura 4.6.10 : Andamento della temperatura massima per effetto del self-heating in funzione della potenza dissipata,

per due diversi substrati (PI e silicio cristallino). Inoltre, le due curve in alto mostrano, per lo stesso substrato (PI), la dipendenza della temperatura dalla larghezza del canale del transistor.