Inizializzazione del DSP

Immediatamente subito dopo il boot il firmware si occupa di programmare i registri per configurare le seguenti periferiche:

• PLL • Cache • GPIO • Interfaccia SPI • Interfaccia I2C • Gestore memorie DDR3 • Interfaccia SRIO

Questa fase di mini–inizializzazione è necessaria per rendere operativo il DSP nelle sue funzionalità base, preparandolo poi ad accogliere i dati da Pc: in particolare sono necessari i bus di comunicazione SPI, I2C e SRIO rispettivamente per la programmazione dell’ FPGA, per la lettura della Serial Presence Detect (SPD) EEPROM nei moduli DDR3 contenente i parametri da impostare per la loro configurazione e per la comunicazione DSP-DSP e DSP- FPGA sulla stessa scheda o su schede diverse nel sistema.

3.2.1.1 PLL

Il clock principale del core da 1GHz viene ottenuto a partire dal clock in ingresso da 156,25 MHz; gli altri clock interni utilizzati dalle varie periferiche sono frazioni del clock principale

Nome Clock Fattore divisivo Frequenza Periferiche

SYSCLK1 - 1 GHz DSP Core

SYSCLK3 1 / 2 500 MHz MSMC,

HyperLink, TeraNet, DDR,

EDMA

SYSCLK4 1 / 3 333,33 MHz Fast Peripherals

SYSCLK7 166,66 MHz Slow Peripherals

SYSCLK10 1 / 3 333,33 MHz SRIO

Tabella 3.1- Valori di clock interni al DSP

3.2.1.2 Cache

Cache dati e cache programma sono impostate al massimo del valore ossia 32 kB ciascuna.

La cache programma è a mappatura diretta (unica via), mentre la cache dati è di tipo associativo a 2 vie. La politica di allocazione/disallocazione della cache dati è LRU (Last Recently Used).

3.2.1.3 GPIO

La configurazione dei pin GPIO prevede l’impostazione della direzione che deve assumere ogni singolo pin, specificando se si tratta di una linea di uscita o di ingresso.

I seguenti gruppi di pin sono impostati come ingressi:

• I pin GP4, GP5, GP6, GP7, GP8 sono collegati al backplane e sono utilizzati principalmente per identificare la posizione in cui è stata inserita la scheda.

• I pin GP9, GP10, GP13, GP14, GP15 sono collegati alla FPGA e sono utilizzati come sorgente di interrupt per la comunicazione con quest’ultima.

• Il pin GP3 è collegato alla FPGA è serve per ricevere una conferma del corretto avvio di quest’ultima dopo aver caricato il suo firmware. I seguenti gruppi di pin sono impostati come uscite:

• I pin GP11, GP12 sono collegati ai led frontali della scheda.

• Il pin GP1 è collegato al bus transceiver è viene utilizzato come Output Enable.

• Il pin GP2 è collegato alla FPGA e serve come segnale di reset per prepararla a ricevere la propria configurazione.

• Il pin GP0 è inutilizzato ma viene comunque impostato come uscita e collegato ad un resistore di pull-up per ridurre il consumo di corrente da parte del dispositivo.

3.2.1.4 SPI

L’interfaccia SPI viene utilizzata per caricare il firmware nella FPGA Tale periferica riceve un clock di 166,66 MHz (SYSCLK7) e può trasmettere a una frequenza massima di SYSCLK7/3 = 55,55 MHz; il prescaler viene quindi impostato per dividere per 3 il clock in ingresso; con questo vincolo viene abbondantemente rispettata anche la frequenza massima ammessa dall’interfaccia SPI della FPGA pari a 125 MHz.

La periferica viene inoltre impostata in modalità master mode a 3 pin

3.2.1.5 I2C

L’interfaccia I2C viene utilizzata per la lettura della Serial Presence Detect (SPD) EEPROM nei moduli di memoria DDR3.

Tale periferica riceve un clock di 166,66 MHz (SYSCLK7) e può operare ad una frequenza massima di 12 MHz; il prescaler viene quindi impostato in modo tale da dividere il clock in ingresso per 14 ottenendo un clock di periferica di 11,9 MHz.

La frequenza di trasmissione viene ottenuta dividendo il clock di periferica per un ulteriore prescaler; poiché la memoria EEPROM a bordo del modulo DDR3 richiede un clock massimo di 400 kHz il prescaler viene impostato in modo da dividere per 18 il clock di periferica ottenendo così una frequenza di trasmissione pari a 396,66 kHz.

3.2.1.6 DDR3

Le memorie DDR3 installate sono moduli SO-DIMM da 8 GB sfruttabili con una velocità fino a 1333MT/s (Clock da 666,5 MHz).

Il controllore DDR3 viene impostato utilizzando i parametri di timing forniti dal produttore di memorie.

Per una maggiore flessibilità del sistema è possibile effettuare l’autoconfigurazione delle memorie, ossia leggendo in automatico i parametri di configurazione e eliminando la necessità di aggiornamenti al firmware di BOOT in casi di utilizzo di moduli con parametri molto differenti: lo standard Jedec infatti prevede all’interno dei moduli di memoria la presenza di una piccola memoria EEPROM accessibile tramite I2C contenente tutti i parametri hardware e di timing necessari per la configurazione del modulo; è quindi possibile accedere a tale memoria e ottenere i valori di configurazione corretti, rendendo così il firmware molto più flessibile in caso di sostituzione dei moduli di memoria.

3.2.1.7 SRIO

Il firmware associa alla propria periferica SRIO un ID dipendente dall’identificatore del DSP e dall’identificatore della posizione della scheda nel backplane; entrambe le informazioni sono ottenute leggendo tramite GPIO delle linee collegate a pull-up.

La periferica Serial Rapid IO viene configurata in modo da operare in modalità a 4 Lane al datarate di 5 Gbps ciascuna.

Viene anche impostato uno swap dei dati ricevuti a 64 bit in modo da adattarsi all’endianità dei dati all’interno dell’architettura di indirizzamento della FPGA.

3.2.1.8 Rimappatura della memoria condivisa

Durante le operazioni di caricamento firmware durante il boot e durante il normale funzionamento a run-time viene sfruttata la memoria condivisa del DSP da 4 MB.

Poiché il DSP non si occupa di mantenere la coerenza della cache con questa memoria, ogni volta che è necessario utilizzarla sarebbe necessario effettuare un’operazione di invalidazione della cache; come alternativa più rapida e efficiente è stato quindi scelto di rimappare l’indirizzo logico utilizzato per accedere alla memoria condivisa tramite i registri del controllore di memoria, utilizzando un range di indirizzi per cui i dati non vengono inseriti nella cache.