Linearit` a

La linearit`a `e stata stimata utilizzando simulazioni in transitorio e mandan- do in ingresso al sistema delle sinusoidi di ampiezza variabile. La tensione di uscita `e stata scomposta nelle sue componenti frequenziali attraverso l’appli- cazione della FFT; dai valori assunti da tali componenti in corrispondenza delle prime dieci armoniche del segnale `e stata calcolata, secondo la defi- nizione data nel capitolo 1, la THD, riportata in fig. 4.18. Le simulazioni sono state eseguite in modo da fare l’analisi di Fourier dei segnali di uscita solo dopo che il filtro era andato a regime, cio´e dopo un tempo dell’ordine di alcune volte la costante di tempo caratteristica del filtro. I toni utilizzati nei test sono due: uno nella banda passante del filtro e uno nella banda di transizione; in particolare il tono a frequenza maggiore `e posizionato circa una decade dopo la frequenza a -3 dB del filtro, mentre l’altro tono `e po- sto ad 1/15 di tale frequenza. Le simulazioni sono state ripetute per le tre configurazioni la cui risposta in frequenza `e stata mostrata in fig.4.8.

0,0 0,2 0,4 0,6 0,8 1,0 0,0 0,2 0,4 0,6 0,8 1,0 0.1 Hz 5 Hz T HD ( % ) Vd (V) 0,0 0,2 0,4 0,6 0,8 1,0 0,0 0,2 0,4 0,6 0,8 1,0 1,2 0.32 Hz 15 Hz T HD ( % ) Vd (V) 0,0 0,2 0,4 0,6 0,8 1,0 0 1 2 3 4 5 1 Hz 45 Hz TH D ( % ) Vd (V)

Figura 4.18: Distorsione del filtro del secondo ordine regolato con frequenza di taglio a 1.5 Hz (a), 5 Hz (b), 15 Hz (c). La legenda indica la frequenza del tono usato per il test.

linearit`a del sistema, si pu`o stimare il range dinamico del filtro. Considerando accettabile un errore di linearit`a pari a THD=1%, si ottiene un massimo segnale applicabile pari a 1.5 Vpp. Il limite inferiore `e dato dal rumore; se

si considera la frequenza di taglio richiesta dalle specifiche (10 Hz) si pu`o affermare che il rumore `e inferiore a 1 mV. Ne segue che, ricordando che il guadagno del filtro in banda `e unitario e utilizzando i valori efficaci:

DR = Vin,max Nin

> 1.5 V

2√2 · 1 mV = 54.5 dB Il filtro progettato rientra quindi nelle specifiche.

In questo lavoro `e stato descritto il progetto di un filtro Gm-C passa-basso in tecnologia CMOS. Le specifiche per tale circuito sono state ricavate dalle caratteristiche del sistema per il condizionamento del segnale per un sensore di portata: in particolare `e stato osservato che le caratteristiche critiche per il filtro sono la frequenza di taglio, che risulta essere molto bassa per una realizzazione monolitica, e il range dinamico.

Questi due fattori hanno posto dei vincoli stringenti per quanto riguarda la realizzazione del transconduttore. E’ stata quindi sviluppata una topologia originale che ha permesso di ottenere al contempo un range dinamico ampio e una bassa transconduttanza.

Ci`o `e stato reso possibile dall’adozione per il nucleo funzionale del trans- conduttore di transistor MOS polarizzati in zona triodo, la cui transcondut- tanza `e variata modulando la tensione drain-source. Questa soluzione ha permesso di ottenere un range di variazione della transconduttanza di una decade, caratteristica rara per transconduttori in tecnologia CMOS, e ha reso possibile l’utilizzo del transconduttore in filtri a frequenza variabile.

Inoltre `e stata ideata una tecnica particolare per la divisione della corrente di uscita del nucleo del transconduttore. Grazie ad essa `e stato possibile ottenere il range di transconduttanza richiesto dalle specifiche (500 pS÷5 nS) e si `e riusciti ad ottenere un buon matching tra i transconduttori utilizzati nel filtro e il transconduttore master posto nel circuito di stabilizzazione del Gm,

nonostante i loro range di transconduttanza fossero diversi. La differenza nel valore della transconduttanza nel master e negli slave `e stata introdotta per

permettere una maggiore velocit`a al circuito di stabilizzazione rispetto alla velocit`a di risposta del filtro.

La topologia utilizzata per il transconduttore `e caratterizzata da un com- promesso per quanto riguarda la dinamica di modo differenziale e la dinamica di modo comune di ingresso. Sono state sviluppate tre diverse soluzioni, per le quali si ottengono diverse prestazioni di dinamica differenziale e di modo comune, in modo da ottenere una discreta versatilit`a dell’oggetto.

Per quanto riguarda le prestazioni del filtro complessivo, la sua rispo- sta in frequenza risulta ben stabilizzata in un ampio range di temperatura (−40 ÷ 85◦C) e praticamente coincidente con la risposta ideale di un filtro di Butterworth del secondo ordine per pi`u di una decade oltre la frequenza di taglio (10 Hz). La dinamica dei segnali permessi per il filtro risulta di oltre 50 dB ed `e adeguata al trattamento dei segnali del sensore di portata. Inoltre sono state eseguite simulazioni sulla variabilit`a della frequenza di taglio del filtro ed `e stato osservato che essa pu`o variare da 1.5 Hz a 15 Hz.

Sviluppi futuri del lavoro presentato sono naturalmente la realizzazio- ne del layout del sistema e la caratterizzazione di un prototipo fabbricato conseguentemente per verificare quanto predetto dalle simulazioni.

Si pu`o poi pensare di utilizzare la topologia descritta in altri range fre- quenziali, modificando il dimensionamento del sistema. Il circuito progettato si spinge infatti verso le frequenze pi`u basse in relazione alla tecnologia uti- lizzata ma si pu`o prevedere una possibile estensione dello spazio di progetto del filtro a frequenze pi`u alte, oltre i limiti imposti dalle specifiche di questo lavoro.

Stabilit`a di una rete lineare

simmetrica

Sia A una rete lineare priva di generatori indipendenti; essa pu`o contenere componenti passivi e generatori comandati in tensione1. Ad ogni nodo sia associato un indice i che lo identifica e sia Vi la sua tensione rispetto ad

un nodo di riferimento. E’ possibile dividere un nodo in due nodi disgiunti collegati da un ramo a impedenza nulla.

In questo modo `e sempre possibile assegnare gli indici i in maniera che, scambiando gli indici i ed i + 1, ∀i dispari, per tutti i nodi e nelle espressioni dei generatori comandati, la rete risultante sia uguale a quella di partenza. Questo pu`o essere fatto in ogni rete, grazie alla possibilit`a di dividere un nodo in due nodi distinti. Sia detta simmetrica una rete in cui gli indici dei nodi sono assegnati in questa maniera.

1_{In ogni rete di interesse pratico `e possibile convertire i generatori comandati in corrente}

in generatori comandati in tensione.

Sia V (s) =             V1 V2 .. . Vn−1 Vn            

il vettore delle tensioni nodali nel dominio della variabile complessa s. Esso deve verificare l’equazione

M (s)V (s) = 0 (A.1) dove M `e la matrice delle conduttanze (che include anche gli effetti dei ge- neratori comandati). Poich´e la rete `e simmetrica e lineare, anche i seguenti vettori sono soluzione della (A.1):

Va(s) = [ V2 V1 · · · Vn Vn−1]T

Vb(s) = [ −V1 −V2 · · · −Vn−1 −Vn]T

e anche loro combinazioni lineari. In particolare sono soluzioni i due vettori Vs(s) = [ V1+V₂ 2 V1+V₂ 2 · · · Vn−1₂+Vn Vn−1₂+Vn]T

Vas(s) = [ V1−V₂ 2 V2−V₂ 1 · · · Vn−1₂−Vn Vn−V₂n−1]T

detti soluzione simmetrica e soluzione antisimmetrica della rete. Essi sono tali che V = Vas+ Vs. In generale una soluzione si definisce simmetrica se

∀i dispari risulta Vi = Vi+1. Analogamente una soluzione si dice antisimme-

trica se ∀i dispari risulta Vi = −Vi+1. Sopra `e stato quindi dimostrato che

ogni soluzione del sistema (A.1) pu`o essere scomposta nella somma di una soluzione simmetrica e di una antisimmetrica.

Poich´e la trasformata di Laplace `e lineare, una condizione sufficiente per la stabilit`a della rete pu`o essere derivata dalla stabilit`a delle soluzioni simme- triche e antisimmetriche. Infatti, se la rete risulta stabile per ogni soluzione simmetrica, cio´e se ∀V (s) soluzione simmetrica risulta2

lim

t→+∞|L −1

(V (s))| = lim

t→+∞|v(t)| = 0

2_{Le operazioni di antitrasformata e di limite sono intese per ogni componente del vettore}

e analogamente risulta stabile per ogni soluzione antisimmetrica, allora la rete `e stabile, in quanto:

lim t→+∞|v(t)| = t→+∞lim |L −1_{(V (s))| = lim} t→+∞|L −1_(V s(s) + Vas(s))| ≤ lim t→+∞(|vs(t)| + |vas(t)|) = 0

E’ allora possibile studiare la stabilit`a di una rete analizzandola separa- tamente nel caso simmetrico e nel caso antisimmetrico. In questo modo si possono facilmente sfruttare simmetrie della rete per semplificare i calcoli o le simulazioni.

Modello del simulatore per il

rumore flicker

Nel design kit del BCD6 `e utilizzato il MOS Model 9 della Philips. I modelli per il rumore flicker sono due, distinti per grado di accuratezza; nella libreria a disposizione `e usato il modello pi`u semplice, molto simile all’espressione solitamente usata nella progettazione, che caratterizza nel seguente modo la densit`a spettrale di potenza del generatore di corrente di rumore posto tra drain e source di ciascun transistor:

Sin(f ) =

Nf

f g

2

m (B.1)

dove gm `e la transconduttanza del MOSFET e Nf `e una costante, diversa

per PMOS ed NMOS, definita come Nf =

W ER · LER · N F R

W ef f · Lef f · M (B.2) dove al numeratore sono presenti i parametri relativi al transistor di riferi- mento (rispettivamente larghezza, lunghezza e coefficiente del rumore flic- ker) e al denominatore larghezza efficace, lunghezza efficace e molteplicit`a del transistor al quale viene applicata la formula, definite come:

Lef f = L + LV AR − 2 · LAP W ef f = W + W V AR − 2 · W OT

L e W sono le dimensioni geometriche del transistor indicate nello sche- matico, LV AR (indicata anche con DL) e W V AR (DW ) le variazioni in- trodotte da etching e litografia, LAP (LD) l’estensione dei pozzetti di drain e source al di sotto del gate dovuta a diffusione laterale e W OT (W D) la dimensione delle zone di diffusione laterale nel canale dal bulk.

Nel caso in esame si ha

LAP = 0.027655 µm W OT = 0.15612 µm LV AR = W V AR = 0 e quindi si usano le approssimazioni

Lef f ≈ L W ef f ≈ W

Dai parametri sopra riportati `e possibile ricavare il coefficiente Nf della

(B.1) per NMOS e PMOS:

Nf n = W ER · LER · N F R = 1.5418 · 10−9V2µm2

Specchio cascode a larga

dinamica

In fig. C.1 `e mostrato lo schema elettrico di uno specchio cascode a larga dinamica. Come in un cascode classico i transistor M3 e M4 sono utilizzati

per ottenere VDS1 = VDS2, in modo da rendere il circuito pi`u preciso rispetto

ad uno specchio semplice e meno sensibile agli effetti della modulazione della lunghezza del canale. La differenza fondamentale rispetto ad un cascode classico `e rappresentata dalla minima tensione applicabile sull’uscita dello specchio: per il corretto funzionamento `e sufficiente che la tensione di uscita

V

_B

M

₁

M

₂

M

₃

M

₄

Figura C.1: Specchio cascode a larga dinamica 130

soddisfi la seguente disuguaglianza

Vu > VB− Vt4> (VGS4− Vt4) + (VGS2− Vt2)

ottenuta imponendo che M4 sia in zona di saturazione ed usando per VB il

valore minimo, ricavato nel seguito. La tensione minima pu`o essere quindi anche di poche centinaia di mV, mentre nello specchio cascode classico la tensione di uscita minima `e comunque maggiore della tensione di soglia.

Il circuito `e dimensionato in modo che β1

β2 =

β3

β4. Si ipotizzi che tutti

i transistor lavorino in zona di saturazione e si trascuri l’effetto delle VDS

per i due transistor M3 e M4. Si supponga per assurdo che ID2 < β_β2

1ID1.

Poich´e M1 e M2 hanno la stessa tensione di gate e di source, deve essere

VDS2 < VDS1. Inoltre si ha che VGS4− Vt4 < VGS3 − Vt3. Dalle ultime due

disuguaglianze, notando che VG3 = VG4, si pu`o facilmente ricavare

Vt4− Vt3> VGS4− VGS3= VS3− VS4= VDS1− VDS2 > 0 (C.1)

Le tensioni di soglia di ciascun transistor dipendono dalla tensione di source attraverso l’effetto body. In particolare, per un NMOS, la tensione di soglia cresce in maniera monotona con la tensione di source. Dall’ultima disuguaglianza segue allora VS4 > VS3, che `e in contraddizione con la (C.1).

Il ragionamento si pu`o ripetere supponendo ID2 > β_β2₁ID1. Il risultato finale

`

e che deve essere VDS2 = VDS1 e ID2 = β2_β1ID1. Si capisce quindi che la

maggiore accuratezza di questo specchio dipende dal realizzare, con certe approssimazioni, l’uguaglianza delle tensioni drain-source dei transistor pi`u in basso.

Per ricavare il corretto dimensionamento della tensione VB e i limiti di

dinamica del circuito, imponiamo la condizione che tutti i transistor lavorino in zona di saturazione. Affinch´e ci`o accada per M1 e M3, detta VGla tensione

del gate di M1:    VD1 > VG− Vt1 VG > VB− Vt3

La prima condizione si pu`o riscrivere, considerando VD1 = VB− VGS3 e VGS1−Vt1 V_GS3−Vt3 = q_β 3 β1, VB> VG+VGS3−Vt1 = (VG−Vt1)+(VGS3−Vt3)+Vt3 = 1 + s β1 β3 ! (VG−Vt1)+Vt3

Le due condizioni, riportate sotto, possono essere rappresentate sul piano VG− VB (fig. C.2), dove la zona ombreggiata pi`u in chiaro indica dove le

condizioni sono soddisfatte.

   VB >  1 +qβ1 β3  (VG− Vt1) + Vt3 VB < VG+ Vt3

Si `e trascurato l’effetto body per il transistor M3, che porterebbe ad

una variazione di Vt3 con la VB. In ogni caso l’effetto introdotto `e molto

piccolo. I punti A e B della figura indicano i limiti entro i quali si vuole che il circuito funzioni. Tali limiti sono determinati dall’entit`a delle correnti che lo specchio deve trattare. Infatti la VG varia con la corrente secondo la

relazione VG=

q_2I

D1

β1 + Vt1.

Nel caso particolare dello specchio usato nel transconduttore le correnti variano di un ordine di grandezza, a causa della tunabilit`a del transcondutto- re. Quindi, piuttosto che generare una tensione VB costante, si preferisce far

variare VB con il tuning. Per ottenere una buona polarizzazione dello spec-

chio si pu`o decidere di utilizzare una VB che vari su una retta equidistante

V

_G

V

_B

A

B

dalle due mostrate in figura. Ci`o significherebbe fare: VB = 1 + s β1 4β3 ! (VG− Vt1) + Vt1 2 + Vt3

La realizzazione di una tale tensione pu`o essere difficoltoso, a causa dei termini che non variano con la corrente; si decide quindi di generare VB co-

me caduta su un transistor montato a diodo di uguali dimensioni di M1 (in

modo da avere anche stessa tensione di soglia) polarizzato con un’opportu- na corrente. Gli altri transistor sono dimensionati come M1 (W=1.5 µm,

L=200 µm), in quanto il rapporto di specchio desiderato `e unitario; inoltre, dato che le correnti utilizzate sono basse, si cerca di utilizzare rapporti di aspetto molto piccoli in modo da evitare il pi`u possibile di lavorare in debole inversione.

Con l’aiuto delle simulazioni si sceglie VB opportunamente, ma non `e

possibile evitare di lavorare in debole inversione per le correnti pi`u basse. Come mostrato in fig. C.3, la VOV di M3 e M4 diviene negativa per correnti

di bias del transconduttore inferiori a 80 nA, che corrispondono a correnti nello specchio inferiori a 4 nA. Ci`o comunque non `e un problema, in quanto

0.0 50 100 150 0 100 200 -100 -200 200 250 300

V

GS1

-V

t1

V

GS3

-V

t3

(V)

I

B

(nA)

M1,M5 1.5/90, m=2 M4 1.5/17

M2 1.5/200 M6 1.5/110, m=4

M3 1.5/17, m=2

Tabella C.1: Dimensionamento del circuito di fig.C.4

lo specchio continua a funzionare anche in debole inversione, visto che i due transistor che impongono la corrente lavorano sempre con la stessa tensione gate-source e la stessa tensione drain-source.

In fig. C.5 `e mostrato come la tensione VB rimanga in ogni condizione

di funzionamento tra V 1 e V 2, che sono i due limiti per la VB calcolati

precedentemente.

Infine in fig.C.4`e mostrato il circuito per ottenere VB1e VB2della fig.3.8,

nel quale il terminale IB `e collegato al gate di M15 della fig. 3.8.

M

₁

M

₂

M

₃

M

₄

M

₅

M

₆

V

_B2

V

_B1

V

_DD

I

_B

0.0 50 100 150 200 250 300 0.2 1.6 0.4 1.4 0.6 1.2 0.8 1.0

V

B

V2

V1

I

B

(nA)

(V)

[1] P. E. Allen, “CMOS analog integrated circuit design,” Corso presso l’Universit`a di Trento, 13-17 Ott. 2003.

[2] J. Voorman, “Continuos-time analog integrated filters,” in Integra- ted Continuous-Time Filters: Principles, Design, and Applications, J. Voorman e Y.P.Tsividis, Eds. IEEE Press, 1993.

[3] A. S. Sedra e K. C. Smith, Microelectronic circuits, 5a ed. Oxford University Press, 2004, p. 1112.

[4] Y. P. Tsividis, “Integrated continuos-time filter design-an overview,” IEEE Journal of Solid-State Circuits, vol. 29, n. 3, pp. 166 – 176, 3 Mar. 1994.

[5] D. Johns e K. Martin, Analog integrated circuits design. John Wiley & Sons, Inc., 1996, cap. 15.

[6] H. Nev`arez-Lozano, J. A. Hill, e E. S`anchez-Sinencio, “Frequency limita- tions of continuous-time OTA-C filters,” IEEE International Symposium on Circuits and Systems, vol. 3, pp. 2169–2172, 7-9 Giu. 1988.

[7] T. L. Deliyannis, Y. Sun, e J. K. Fidler, Continuos Time Active Filter Design. CRC Press, 1999.

[8] R. Schaumann e M. E. V. Valkenburg, Design of Analog Filters. Oxford University Press, 2001.

[9] B. Nauta, Analog CMOS filters for very high frequencies. Kluwer Academic Publishers, 1993.

[10] H. Voorman e H. Veenstra, “Tunable high-frequency Gm-C filters,” IEEE Journal of Solid-State Circuits, vol. 35, n. 8, pp. 1097–1108, Ago. 2000.

[11] R. Schaumann, “Simulating loseless ladders with transconductance- C circuits,” IEEE Transaction on Circuit and System-II:Analog and Digital Signal Processing, vol. 45, n. 3, pp. 407–410, Mar. 1998.

[12] P. R. Gray, P. J. Hurst, S. H. Lewis, e R. G. Meyer, Analysis and design of analog integrated circuits, 4a ed. John Wiley & Sons, Inc., 2001. [13] H. Tanimoto, M. Koyama, e Y. Yoshida, “Realization of a 1-V acti-

ve filter using a linearization technique employing plurality of emitter- coupled pairs,” IEEE Journal of Solid-State Circuits, vol. 26, n. 7, pp. 937–945, Lug. 1991.

[14] E. S`anchez-Sinencio e J. Silva-Martinez, “CMOS transconductance am- plifiers, architectures and active filters: a tutorial,” IEE Proc. Circuits Devices Syst., vol. 147, n. 1, pp. 3 – 12, Feb. 2000.

[15] F. Krummenacher e N. Joehl, “A 4-MHz CMOS continuos-time filter with on-chip automatic tuning,” IEEE Journal of Solid-State Circuits, vol. 23, n. 3, pp. 750–758, Giu. 1988.

[16] R. Torrance, T. Viswanathan, e J.V.Hanson, “CMOS voltage to current transducers,” IEEE Transactions on Circuits and Systems, vol. 32, n. 11, pp. 1097–1104, Nov. 1985.

[17] J. Silva-Martinez, M. S. Steyaert, e W. M. Sansen, “A large-signal very low-distortion transconductor for high-frequency continuos-time filters,” IEEE Journal of Solid-State Circuits, vol. 26, n. 7, pp. 946–954, Lug. 1991.

[18] U.Gatti, F.Maloberti, G.Palmisano, e G.Torelli, “CMOS triode- transistor transconductor for high-frequency continuous-time filters,” Circuits, Devices and Systems, IEE Proceedings, vol. 141, n. 6, pp. 462 – 4687, Dic. 1994.

[19] B. Stefanelli e A. Kaiser, “A 2 µm CMOS fifth-order low-pass continuos- time filter for video-frequency applications,” IEEE Journal of Solid- State Circuits, vol. 28, n. 7, pp. 713–717, Lug. 1993.

[20] R. Alini, A. Baschirotto, e R. Castello, “Tunable BiCMOS continuos- time filter for high-frequency applications,” IEEE Journal of Solid-State Circuits, vol. 27, n. 12, pp. 1905–1915, Dic. 1992.

[21] C.-C. Hung, K. A. Halonen, M. Ismail, V. Porra, e A. Hyogo, “A low- voltage, low-power CMOS fifth-order elliptic GM-C filter for baseband mobile, wireless communication,” Circuits and Systems, 1998. IEEE APCCAS 1998. The 1998 IEEE Asia-Pacific Conference on, vol. 7, n. 4, pp. 584–593, Ago. 1997.

[22] P. Bruschi, G.Barillaro, F.Pieri, e M.Piotto, “Temperature stabilised tunable Gm-C filter for very low frequencies,” Proceeding of the 30th Solid-State Circuits Conference.ESSCIRC 2004, pp. 107–110, 21-23 Set. 2004.

[23] M.Steyaert, P.Kinget, W.Sansen, e J. Van der Spiegel, “Full integration of extremely large time constants in CMOS,” Electronics Letters, vol. 27, n. 10, pp. 790–791, Mag. 1991.

[24] A. Arnaud e C. Galup-Montoro, “A fully integrated 0.5-7 Hz CMOS bandpass amplifier,” Circuits and Systems, 2004. ISCAS ’04. Procee- dings of the 2004 International Symposium on, vol. 1, 23-26 Mag. 2004.

[25] S. Sol´ıs-Bustos, J. Silva-Martinez, F. Maloberti, e E. S´anchez-Sinencio, “A 60-dB dynamic range CMOS sixth-order 2.4-Hz low-pass filter for

medical application,” IEEE Transactions on Circuits and Systems— Part II: Analog and Digital Signal Processing, vol. 47, n. 12, pp. 1391 – 1398, Dic. 2000.

[26] R.Fried e C.C.Enz, “Bulk driven most transconductor with extended linear range,” Electronics Letters, vol. 32, n. 7, pp. 683–640, Mar. 1996. [27] A. Veeravalli, E. Sanchez-Sinencio, e J. Silva-Martinez, “Transconduc- tance amplifier structures with very small transconductances: a compa- rative design approach,” IEEE Journal of Solid-State Circuits, vol. 37, n. 6, pp. 770 – 775, Giu. 2002.

[28] A.Thomsen e M.A.Brooke, “A floating gate MOSFET with tunnelling injector fabricated using a standard double-ploysilicon CMOS process,” IEEE Electron Device Letters, vol. 12, pp. 111 – 113, 1991.

[29] P. Hasler e T. Lande, “Overview of floating-gate devices, circuits, and systems,” IEEE Transactions on Circuits and Systems—Part II: Analog and Digital Signal Processing, vol. 48, n. 1, pp. 1–3, 2001.

[30] R. Rieger, A. Demosthenous, e J. Taylor, “A 230-nW 10-s time constant CMOS integrator for an adaptive nerve signal amplifier,” IEEE Journal of Solid-State Circuits, vol. 39, n. 11, pp. 1968 – 1975, Nov. 2004. [31] U. Yodprasit e J. Ngarmnil, “Micropower transconductor for very-low

frequency filters,” Circuits and Systems, 1998. IEEE APCCAS 1998. The 1998 IEEE Asia-Pacific Conference on, pp. 5 – 8, 24-27 Nov. 1998. [32] I. Filippi, “Progetto di un’interfaccia per termopile integrate in

tecnologia BCD,” Tesi di Laurea, Universit`a di Pisa, 2003.

[33] G. Groenewold e W. J. Lubbers, “Systematic distortion analysis for MOSFET integrators with use of a new MOSFET model,” IEEE Tran- sactions on Circuits and Systems—Part II: Analog and Digital Signal Processing, vol. 41, n. 9, pp. 569–580, 1994.

[34] R. J. Baker, H. W. Li, e D. E. Boyceand, CMOS Circuit Design, Layout, and Simulation, 1a ed. Wiley-IEEE Press, 1997, p. 450.

[35] B. Pellegrini, “Considerations on the feedback theory,” Alta Frequenza, vol. 55, n. 2, pp. 825–829, 1972.

[36] P. Bruschi, D. Navarrini, G. Tarroboiro, e G. Raffa, “A computationally efficient technique for the optimization of two stage CMOS operational amplifiers,” ECCTD’03 - European Conference on Circuit Theory and Design, vol. 3, pp. 305–308, 2003.

[37] P. Bruschi, A. Maccioni, D. Navarrini, e M.Piotto, “DC feedback tech- nique for temperature stabilisation of tunable CMOS transconductors,” Electronics Letters, vol. 39, n. 21, pp. 1485 – 1487, 16 Ott. 2003.

Nel documento Progetto di un filtro Gm-C a larga dinamica in tecnologia CMOS (pagine 131-150)