Planarizzazione (CMP)

Come è stato accennato, all’interno del paragrafo precedente, nella parte superiore dello strato di ossido, la superficie presenta un ripple dovuto al processo di formazione della struttura. Chiaramente è necessario rimuovere questo tipo di irregolarità. Il processo impiegato in questo caso è la CMP ( chemical mechanical planarization), che consiste in un metodo di planarizzazione, adottato per primo dall’IBM negli anni ottanta all’interno della microelettronica per l’ossido di silicio.

La CMP è l’unica tecnica che offre una eccellente planarità, sia locale che globale, della superficie del campione. Alcuni vantaggi offerti da questo tipo di processo sono:

▪ il raggiungimento di una planarizzazione globale, della superficie; ▪ un ampio range di planarizzazione sulla superficie del campione;

▪ è utilizzabile per planarizzare strati composti da materiali diversi (strati multipli), durante un unico processo;

▪ è un processo sottrattivo e può rimuovere i difetti presenti sulla superficie;

▪ non richiede l’utilizzo di gas pericolosi, comunemente impiegati nei processi di attacco dry.

Uno degli svantaggi di questo tipo di processo è che non offre un ottimo controllo sullo spessore desiderato. In questo processo, la superficie del campione viene pressata contro un disco ruotante (polishing pad), ed il campione è messo in rotazione (fig. 3.38).

Fig. 3.38_ Schematizzazione del processo di planarizzazione; nel particolare, è

rappresentata la superficie del campione a contatto con il polishing pad.

Un impasto attivo semiliquido di fini particelle abrasive, sospese in acqua con reagenti chimici, viene messo in contatto con il campione. La combinazione tra azione meccanica (forza e velocità) applicata alle particelle e l’azione chimica dei reagenti, permette di rimuovere lo strato di ossido dove è localizzato il ripple.

Diverse tipologie di CMP permettono di raggiungere un buon compromesso, tra la velocità di rimozione e la planarizzazione locale/globale, attraverso una variazione di alcuni parametri:

- la soluzione che viene impiegata; - la velocità di rotazione;

- la pressione applicata;

- i materiali impiegati per il pad.

Spesso, in questo processo, un cambiamento dell’impasto attivo o sulle condizioni operative conduce ad un conflitto di prestazioni.

Negli ultimi anni, è stato sviluppato un sistema ad alta precisione, che usa piccoli pads a bassa pressione ed ad alta velocità di rotazione [33].

Nel caso di superficie liscia, gli effetti meccanici dovuti alla pressione e alla velocità di rotazione, sono legati alla velocità di rimozione tramite la seguente relazione:

V

P

K

R=

⋅

⋅

V = velocità lineare relativa tra pad e campione.

Il processo CMP è influenzato anche dai numerosi parametri legati all’impasto attivo:

- il tipo di impasto impiegato; - il pH;

- la concentrazione;

- la dimensione degli abrasivi; - gli agenti complessati; - i surfattanti;

- gli inibitori di corrosione.

I più comuni abrasivi usati negli impasti, per il processo CMP, sono SiO2 e

Al2O3. Questi abrasivi, miscelati con acqua, appaiono visivamente come

polveri bianche; sono ultrapuri (99%) ed hanno particelle di forma uniforme con dimensioni tali da assicurare una consistente e ragionevole velocità di polishing.

Molti esperimenti effettuati, hanno dimostrato che l’impasto, composto da abrasivi, ed i materiali con cui vengono realizzati i pads, hanno una larga

influenza sulla velocità di polishing, maggiore rispetto alla velocità laminare e alla pressione.

Svolgendo un’analisi della sezione dello strato e della ruvidità della superficie, dopo il processo di planarizzazione, possono essere evidenziate le variazioni dovute al meccanismo di rimozione del ripple. Un parametro che permette di descrivere la planarità raggiunta, dopo il processo, è lo step high reduction (SHR): [ ] [ [ ] ] preCMP postCMP preCMP

SH

SH

SH

SHR

=

−

Lo step high (SH) è misurabile direttamente dalla sezione dello strato (fig. 3.39 ).

Fig. 3.39_ Dalla sezione del campione si può misurare direttamente lo step high (SH).

In genere, le strutture con SH maggiore vengono planarizzate più velocemente, rispetto alle strutture con steps più bassi.

Nel nostro caso, per il processo di planarizzazione sono state impiegate polveri da 1µm, per un’ora di tempo. Con questo tipo di polveri vengono rimosse le imperfezioni maggiormente pronunciate; successivamente sono state impiegate polveri da 0,5 µm e 0,03 µm, per ottenere una planarizzazione ottimale della superficie, e quindi rimuovere i difetti meno pronunciati. Esaminando la sezione dello strato al SEM dopo il CMP, è stato possibile constatare che il ripple presente sulla parte superiore dello strato è stato eliminato.

CONCLUSIONE

Nel corso di questa tesi, è stato proposto un processo, semplice e poco costoso, per la crescita di film di ossido di silicio con spessori dell’ordine delle decine-centinaia di micron in tempi dell’ordine di qualche ora.

Il processo è basato sull’etching foto-elettrochimico del silicio in soluzioni acquose a base di HF. Con questa tecnica è stato possibile realizzare microstrutture ordinate su silicio, in particolare micropiani a pareti perfettamente verticali, separati da trenches regolari ad elevato aspect ratio. In particolare, sono stati fabbricati micropiani con spessore di 1 micron separati da trenches di 1 micron; la struttura ha dunque periodo spaziale di 2 micron (1P2); inoltre, sono stati realizzati anche micropiani con dimensione e periodo differenti, in particolare strutture del tipo 1,5P3 e 2P4. La profondità di tutte le strutture realizzate è stata variata nell’intervallo 60-100 micron.

Tramite successiva ossidazione termica steam le strutture fabbricate sono state completamente ossidate: le strutture sono state dimensionate in modo tale che la completa conversione dei piani di silicio in ossido di silicio garantisce il riempimento delle trenches da parte dell’ossido di silicio stesso. Questa tecnica ci ha permesso di ottenere strati omogenei di SiO2 di

spessore dell’ordine di cento micron con un tempo di ossidazione limitato, inferiore alle tre ore. In particolare, utilizzando la struttura 1P2 è stato possibile ottenere uno strato di SiO2 con spessore di circa 90 µm in un

tempo di ossidazione di 2 ore e 30 minuti.

Lo spessore dello strato di ossido prodotto dipende esclusivamente dalla profondità delle trenches ottenute mediante l’etching anodico. Infatti, il tempo di ossidazione per convertire completamente i piani di silicio in ossido di silicio, dipende unicamente dallo spessore laterale dei micropiani stessi. Per questo motivo, per ottenere film di ossido di silicio con spessore maggiore, una volta che lo spessore dei piani di silicio è stato fissato, si

può mantenere il medesimo tempo di ossidazione, variando soltanto la profondità delle trenches aumentando il tempo dell’attacco elettrochimico. Nel caso del processo esposto, il rapporto “spessore/tempo di fabbricazione” è molto più grande rispetto al metodo CVD; inoltre, l’ossido cresciuto è di tipo termico, quindi ci si può aspettare che possieda proprietà elettriche e termiche migliori rispetto ai film ottenuti con la tecnica CVD.

Gli strati di ossido prodotti sono stati infine planarizzati tramite tecnica CMP (Chemical Mechanical Polishing), in modo da ottenere una superficie planare su cui poter eventualmente integrare dei dispositivi. È stata fatta una caratterizzazione morfologica mediante microscopio elettronico a scansione (SEM) degli strati di SiO2 prodotti, al fine di

ottimizzare il processo di produzione. Sviluppi futuri dovranno essere rivolti verso la caratterizzazione elettrica e termica dei film ottenuti in modo da valutarne l’effettivo utilizzo per l’integrazione.

BIBLIOGRAFIA

[1] H. Foll, M. Christophersen, J. Carstensen, G. Hasse, Formation and application of porous silicon, Materials Science and Engineering R 39

(2002) 93-141

[2] V. Lehmann, Developments in porous silicon research, Materials Letters 28 (1996) 245-249

[3] U. Gosele, V. Lehmann, Light-emitting porous silicon, Materials Chemistry and Physics 40 (1995) 253-259

[4] M. K. Lee, C. H. Chu, Y. C. Tseng, Mechanism of porous silicon formation, Materials Chemistry and Physics 53 (1998) 231-234

[5] V. Lysenko, Ph. Roussel, G. Delhomme, V. Rossokhety, V. Strikha, A. Diltmar, D. Barbier, N. Jaffrezic Renault, C. Martel, Oxidized porous silicon: a new approach in support thermal isolation of thermopile-base biosensors, Sensors and actuators A 74 (1999) 100

[6] Alexandra Splinter, Olaf Bartels, Wolfgang Benecke, Thick porous silicon formation using implanted mask technology, Sensors and

Actuators B 76 (2001) 354-360

[7] V. Lysenko, S. Perichon, B. Remaki, D. Barbier, Thermal isolation in microsystems with porous silicon, Sensors and Actuators A 99 (2002) 13-

24

[8] P. Vilinann, J. Linnros, S. Peterson, Formation of wide and deep pores in silicon by electrochemical etching, Materials Science and engineering

B69-70 (2000)29-33

[9] J. Carstensen, M. Christofhersen, H. Foll, Pore formation mechanism fort he Si-HF system, Material Science and Engineering B69-70

[10] V. Lehmann, Porous silicon formation and photoelectrochemical effects at silicon electrodes anodized in hydrofluoric acid, Applied

Surface Science 106 (1996) 402-405

[11] H.Ohji, S. Izuo, P.J. French, K. Tsutsumi, Macroporous-based micromachining on full wafers, Sensors and Actuators A 92 (2001) 384-

387

[12] S. M. Hassain, J. Dos, S. Chakrabarity, S. K. Dutto, H. Jaha, Electrode design and planar uniformity of anodically etched area porous silicon, Semicond. Sci. Technol. 17 (2002) 55-59

[13] V. Parkhutik, Porous silicon-mechanisms of growth and applications, Solid-State Electronics 43 (1999) 1121-1141

[14] Y. Wanetebe, Y. Anto, T. Yokoyama, Y. Igoroshi, Formation and proprieties of porous silicon and its applications, J. Electrochemical Soc:

Solid-State Science and Technology, Vol. 122, No 10, pp 1351-1355 (1975)

[15] Yi Tao, Masayoshi Esashi, Macroporous silicon based deep anisotropic etching, J. Micromech. Microeng. 15 (2005) 764-770

[16] H. Ohji, P. J. French, S. Izuo, K. Tsutsumi, Initial pits for electrochemical etching in hydrofluoric acid, Sensors and Actuators 85

(2000) 390-394

[17] S. Ronnembeck, S. Ottow, J. Carstensen, H. Foll, Crystal Orientation Dependence of macroporous formation in n-Si with backside-illumination in HF-electrolyte, Journal of porous materials 7, 353-356 (2000)

[18] V. Lehmann, The physics of macroporous silicon formation, Thin Solid Films 255 (1995) 1-4

[19] V. Lehmann, U. Gruning, The limits of macropore array fabrication, Thin Solid Films 297 (1997) 13-17

[20] G. Barillaro, A. Nannini, M. Piotto, Electrochemical etching in HF solution for silicon micromachining, Sensors and Actuators A 102 (2002)

[21] P. Kleimann, J. Linnros, S. Petersson, Formation of wide and deep pores in silicon by electrochemical etching, Materials Science and

Engineering B69-70 (2000) 29-33

[22] Gray P.R., Meyer R. G. 1995, Future directions in silicon ICs for RF personal communications CICC’95: IEEE conference on custum

integrated circuits (Santa Clara, C.A, 1995)pp 83-90

[23] Grudin O.,Marinescu R., Landsberger L., Cheeke D.,Kahrizi M., Microstructure release and test techniques for high temperature micro hotplate IEEE CCECE 3 pp. 1610-5

[24] Xu Y. Q., Ignatiev A., Wu N. J.,1998, Oxide thin film heterostructure IR detector, Proc. ISAF pp. 199-202

[25] H. W. Lau, G.J. Parker, R. Greef, High aspect ratio silicon pillars fabricated by electrochemical etching and oxidation of macroporous silicon, Thin Solid Films 276 (1996) 29-31

[26] G. Barillaro, A. Diligenti, A. Nannini, G. Pennelli, A thick silicon dioxide fabrication process based on electrochemical trenching of silicon,

Sensors and Actuators A 107 (2003) 279-284

[27] Chumbo Zhang, Khalil Najafi, Fabrication of thick silicon dioxide layers using DRIE, oxidation and trench refill, IEEE 2002, EECS

department

[28] H. Jiang, K. Yoo, J. L. A. Yeh, Z. Li, N. C. Tien, Fabrication of thick silicon dioxide sacrificial and isolation blocks in a silicon substrate, J.

Micromech. Microeng. 12 (2002) 87-95

[29] Chumbo Zhang, Khalil Najafi, Fabrication of thick silicon dioxide layers for thermal isolation, J. Micromech. Microeng. 14 (2004) 796-774

[30] P. Y. Y. Kan, T. G. Finsted, Oxidation of macroporous silicon or thick thermal isolation, Materials Science and Enginnering, B 118 (2005) 289-

292

[31] Wang Jimin, Li Yu, Li Ruiwei, An improved silicon-oxidation-kinetics and accurate analytic model of oxidation, Solid-State Electronics 47

[32] A. Diligenti, A. Nannini, Materiali, tecnologie e dispositivi per la microelettronica, Vol.1 SEU, 1997

[33] Parshuram B. Zantye, Ashok Kumar, A.K. Sikder, Chemical mechanical planarization for microelectronics applications, Materials

Science and Engineering R 45 (2004) 89-220

[34] P. Maccagni, R. Angelucci, P. Pozzi, A. Poggi, L. Dosi, G. C. Cardinali, P. Negrini, Thick oxidised porous silicon layer as a thermo- isulating membrane for high- temperature operative thin-and thick film gas sensors, Sensors and Actuators B49 (1998)22

[35] Haiyan Ou, Qinqing Yang, Hongbing Lei, Qiming Wang, Xiongwei Hu, The fabrication of thick SiO2 layer by anodization, Optical Materials 14 (2000) 271-275