3.4 Topologie di reti elettriche per la sintesi di impedenze ter-
3.4.3 Rete compatta di Walkey
L’ultima topologia analizzata è quella Compatta di Walkey [8] [14] nel- la quale le impedenze termiche mutue Zijsono descritte con le stesse con-
può essere estesa anche al caso dinamico come mostrato in Figura 3.7. Ogni impedenza di auto-risaldamento Zii definisce le costanti di tempo
da identificare per le impedenze mutue appartenenti alla stessa colonna.
Figura 3.7: Rete compatta di Walkey
Per quanto riguarda i processi di identificazione questi avvengono co- me descritto per la Topologia Foster Standard. Vale la pena notare che nella topologia Walkey il numero medio dei poli NpC utilizzato per le
impedenze di auto-riscaldamento Zii è leggermente superiore rispetto a
3 – Identificazione di modelli equivalenti ridotti
auto-impedenze.
Al solito assumiamo che sia già avvenuta l’identificazione della matri- ce delle impedenze termiche per un sistema con M fonti di calore, realiz- zata con una media NpC poli per ogni impedenza di auto-riscaldamento.
La rete richiede:
• NpCM celle RC
• NpC M2 M generatori controllati (il numero decresce per deboli
accoppiamenti termici)
• 2NpCM parametri per le Ziie NpC M
2 M parametri ’R’ per le
Co-simulazioni
elettrotermiche in Spice ed
onere computazionale
In questo capitolo le diverse topologie di sintesi viste precedentemen- te vengono valutate attraverso co-simulazioni elettrotermiche nell’am- biente SPICE. Obiettivo preliminare del capitolo è quello di stimare l’o- nere computazionale delle simulazioni delle topologie nella forma in cui vengono ricavate dalle procedure di sintesi viste nel Capitolo 3 e si for- nisce una ottimizzazione a livello di simulazione. Nelle varie topologie viste si può notare la presenza di generatori controllati, la risoluzione in
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
SPICE di tali reti necessita dell’introduzione di ulteriori variabili. Infat- ti nei circuiti contenenti generatori di tensione, siano essi indipendenti o controllati, SPICE, risolvendo il circuito con il metodo dei potenziali ai nodi modificato, introduce come incognite le correnti che scorrono nei generatori di tensione e parallelamente aggiunge al set di equazioni le re- lazioni costitutive dei generatori per chiudere il sistema. È evidente che aggiungere altre equazioni influisce sulla velocità di risoluzione del cir- cuito, quindi le diverse topologie verranno simulate più o meno veloce- mente a causa dei particolari generatori che ne costituiscono la struttura. In un precedente lavoro sono state valutate le prestazioni di SPICE nella simulazione di diversi tipi di generatori controllati, confrontando diffe- renti topologie regolari di rete a parità di numero di nodi. Il confronto è stato effettuato rispetto ad una rete di riferimento di soli resistori lineari, dopodiché sono stati valutati i tempi di simulaizione delle diverse topo- logie in SPICE, prima nel caso statico e poi in quello dinamico. In Figura 4.1 sono riportati i circuiti oggetto del confronto, per quanto riguarda la rete di riferimento, quella di soli resistori, il numero di incognite teori- che e quelle in SPICE coincidono, lo stesso vale per la rete formata dai GCCT. Le reti formate invece dai GTCT, GCCC e GTCC a causa del me- todo di risoluzione usato (potenziale ai nodi modificato) presentano un numero di incognite maggiore. Inoltre SPICE per poter simulare i ge- neratori controllati in corrente introduce ulteriori generatori di tensione nulla (generatori di sense) tale procedura aumenta ulteriormente l’ordine
del sistema. La simulazione è stata realizzata facendo variare il numero di nodi da 5000 a 25000 in 6 step in modo da ottenere tempi significativi, il risultato di tale analisi dimostra che il componente che meglio viene implementato in SPICE risulta essere il generatore di corrente controllato in tensione (GCCT). Alla luce di tale risultato nei paragrafi successivi si mostra come ottimizzare le topologie viste (Foster standard, Foster gene- ralizzata e Walkey) sostituendo ai vari generatori controllati i GCCT, e at- traverso due casi di studio verranno simulate reti di feedback termico con e senza ottimizzazione per verificare se c’è un effettivo miglioramento nelle prestazioni.
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
4.1 Ottimizzazione delle topologie per sostituzione
Nel Capitolo 3 sono state introdotte tre diverse topologie per la sin- tesi circuitale di sistemi multi-porta lineari. Come evidenziato nel pa- ragrafo precedente effettuiamo delle sostituzioni per equivalenza con i GCCT, che sono risultati essere i componenti con le migliori prestazioni in SPICE. Di seguito vengono mostrare le sostituzione per i tre tipi di rete:
• Foster Standard
Alla serie degli M GTCT in uscita, si sostituisce il parallelo di M GCCT e di una resistenza di valore unitario, pilotati dalle stesse tensioni che pilotavano i GTCT.
Figura 4.2: sostituzione dei generatori nella topologia Foster Standard
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
• Foster Generalizzata
Come visto nel paragrafo 3.4.2 Figura 3.6 i trasformatori ideali in SPICE vengono implementati alla porta 1 del trasformatore come un GCCC controllato dalla corrente della porta 2, ed un GTCT alla porta 2 controllato dalla tensione alla porta 1. Sostituiamo i GCCC con i GCCT e inseriamo una resistenza di valore unitario agli in- gressi pi per poter prelevare la tensione di pilotaggio. Come fatto
per la topologia Foster Standard alla serie degli M ⇥ Np GTCT so-
stituiamo un parallelo di M ⇥ NpGCCT che termina su un resistore
di valore unitario.
Figura 4.3: sostituzione dei generatori nella topologia Foster Generalizzata
• Rete Compatta di Walkey
Come illustrato nel paragrafo 3.4.3 le impedenze di auto-riscaldamento definiscono il numero delle costanti di tempo da identificare per le
impedenze mutue appartenenti alla stessa colonna, realizzate da una serie di GTCT. La serie di N GTCT viene sostituita con un parallelo di N GCCT chiuso su una resistenza di valore unitario.
Figura 4.4: sostituzione dei generatori nella topologia Walkey
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
Prima di analizzare i casi di studio, viene riportato un riepilogo delle topologie viste:
• Foster Standard
L’identificazione delle singole impedenze è stata realizzata nel do- minio del tempo, per come è definita la topologia ogni impedenza viene identificata separatamente. Per la simulazione e la sintesi la rete di Foster Standard richiede:
– NpSM2coppie RC
– M2 generatori controllati
– l’estrazione di NpS(M
2+ M )parametri
• Foster Generalizzata
Nel caso della rete generalizzata, l’identificazione è stata realizzata nel dominio della frequenza e tutte le impedenze sono identificate a poli comuni. Per una matrice con M fonti di calore realizzata con un set di NpGpoli comuni, il circuito teorico comprende:
– NpGM celle RC
– 2NpG M
2 M generatori controllati
• Rete compatta di Walkey
Anche questo caso l’identificazione è effettuata nel dominio del tem- po, per un sistema con M fonti di calore l’identificazione è realizzata
con una media NpCpoli per ogni impedenza di auto-riscaldamento.
La rete richiede:
– NpCM celle RC
– NpC M2 M generatori controllati (il numero decresce per
deboli accoppiamenti termici)
– 2NpCMparametri per le Ziie NpC M
2 M parametri ’R’ per
le Zij
La tabella 4.1 riassume per ogni topologia di rete il numero di celle RC necessarie a sintetizzare la rete di feedback termico, il numero di ge- neratori controllati per la simulazione, gli elementi totali e i parametri da estrarre per eseguire le simulazioni in SPICE.
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale celle RC generatori contr ollati elementi parametri da estrarr e Foster standar d Np S ⇥ M 2 M 2 (2 ⇥ Np S + 1) ⇥ M 2 Np S ⇥ M 2 + M Foster generalizzata Np G ⇥ M 2 ⇥ Np G ⇥ M 2 M 2 ⇥ Np G ⇥ M 2 Np G ⇥ M 2 +1 W alkey compatta Np C ⇥ M Np C ⇥ M 2 M Np C S ⇥ (M 2 + M ) Np C ⇥ M 2 + M Tabella 4.1
4.2 Casi di studio
Le architetture 3-D nelle quali più die vengono sovrapposti e oppor- tunamente collegati, sono concepite per aumentare l’integrazione dei cir- cuiti a semiconduttore, portando quindi alla realizzazione di prodotti più piccoli, più leggeri e più economici. Tuttavia tali strutture sono partico- larmente soggette agli effetti termici poiché l’aumento di potenza dissi- pata non è accompagnato da un corrispondente miglioramento nell’effi- cienza di raffreddamento.
4.2.1 Sistemi elettronici ad alta integrazione
Gli effetti termici sono ancora più amplificati nei moduli di chip realiz- zati in tecnologia UTCS (ultra-thin chip stacking) principalmente a causa dello strato di benzociclobutene (BCB) [4] utilizzato per isolare
Figura 4.5: Sezione trasversale del modulo di 2 chip realizzato in tecnologia UTCS
elettricamente i chip (delle dimensioni di 10 µm) in- tegrati verticalmente. Una conseguenza ben nota del riscaldamento di tale mo- dulo è l’aumento del ritar- do di propagazione dei se- gnali che attraversano la
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
linea di interconnessione dei chip, dovuta alla crescita, a causa della tem- peratura, del valore della resistenza distribuita. La struttura del modulo UTCS è illustrata in Figura 4.5, dall’alto osserviamo che le interconnessio- ni tra i chip attivi sono realizzate mediante vias in tugsteno e una linea di rame dello spessore di 2 µm; il chip sepolto (1st-level) è fissato al substra-
to di silicio attraverso uno strato di BCB a sua volta saldato al package attraverso uno strato di Piombo (Pb) o Stagno (Sn). La Figura 4.6 mostra invece una rappresentazione 3D dei due chip e della linea di intercon- nessione. Il modello termico del modulo è stato realizzato utilizzando la
Figura 4.6: Vista 3D del collegamento tra i due chip
seguente strategia. La linea di rame è stata divisa in sette elementi, identi- ficati nella Figura 4.5 con le lettere a, b, . . . , g ognuno dei quali è associato ad una fonte di calore, sono in oltre state considerate due ulteriori fonti
di calore per descrivere la circuiteria integrata nei chip. Tutte le impeden- ze sia auto che mutue definite dalle (2.4) sono state valutate preventiva- mente attraverso una simulazione termica 3D basata sul Finite-Element Method (FEM) [?] attivando alternativamente solo una fonte di calore per volta.
La simulazione ha richiesto circa 1.7 ⇥ 106 elementi (tetraedri) per la
mesh della struttura sfruttando 2.4 ⇥ 106gradi di libertà e la simulazione
finale del transitorio su 64 istanti di tempo spaziati logaritmicamente ha richiesto 10 ore di lavoro da parte di una workstation equipaggiata con 2 CPU hexacore a 2.43 GHz e 100GB di RAM.
Figura 4.7: Step della simula- zione
Una volta noti gli andamenti delle im- pedenze termiche è possibile generare la rete termica equivalente. Attraverso pro- cedure come la network identification by deconvolution [10], [11] vengono valutate tutte le costanti di tempo delle impeden- ze, in particolare sono state valutate in questo stadio circa 600 costanti di tempo RC. Sfruttando le tecniche di riduzione dell’ordine dei modelli come il Vector Fit- ting (VF) è possibile identificare un set ri- dotto di poli, in particolare per questa si- mulazione, è stato dimostrato che un set
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
di 7 poli è più che sufficiente per raggiungere una buona accuratezza. Ta- le procedura è stata realizzata senza la necessità di imporre che i poli sia- no reali, infatti non appaiono mai poli complessi coniugati quando si vo- gliono rappresentare impedenze termiche ottenute attraverso simulazio- ni 3D che sfruttano le tecniche FEM. A questo punto è possibile passare alla fase dell’identificazione passiva della matrice dei residui e come fase finale la sintesi del circuito equivalente incluso in un blocco di feedback termico compatibile con il software di simulazione PSPICE. Tale blocco calcola, per tutte le fonti di calore, l’aumento della temperatura rispetto a quella ambiente dovuto alla potenza dissipata. Il circuito di sintesi è rea- lizzato con M = 9 porte, considerando come porte i sette segmenti della linea di interconnessione e i due chip. In base al tipo di topologia scelta il numero di poli necessario ad identificare la struttura varia:
• per la topologia Foster standard, dove ogni impedenza è identifica- ta separatamente, si considera il numero medio di poli necessario all’identificazione, per questa simulazione è sufficiente considerare NpS = 1.60
• per la Foster generalizzata sono sufficienti Np = 7poli
• infine per la topologia compatta di Walkey, dove vanno identificate solo le impedenze di autoriscaldamento, queste sono state identifi- cate con NpC = 3
All’inizio di questo capitolo è stata effettuata un’analisi per verificare quale generatore controllato sia effettivamente meglio implementato in SPICE. Le simulazioni sono state realizzare alla luce di tali dati, si simula la rete di feedback termico sintetizzata senza sostituzioni e in un secondo momento si effettuano le sostituzioni. Sono state effettuate in un primo
Figura 4.8: Simulazione termica della linea di interconnes- sione del modello UTCS
momento le simulazioni della rete di feedback sintetizzata con la topo- logia Foster Generalizzata. La simulazione consiste nel porre in ingresso un gradino di potenza alla porta 1 e misurare il tempo impiegato affi- ché le uscite vadano a regime. Si è simulato prima il circuito senza le
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
sostituzioni e il tempo di simulazione, come mostrato in Figura 4.8, è ri- sultato essere di 78,72s dopo le sostituzioni (sostituzione dei GCCT solo sulle uscite) il tempo misurato è di 77.99s con un risparmio di meno di un secondo. Lo stesso è stato fatto per la topologia Standard, in questo caso il risparmio è leggermente maggiore, ma comunque non considere- vole. Alla luce dei risultati ottenuti simulazioni si è deciso di simulare la topologia di Walkey senza effettuare le sostituzioni, perché il risparmio si è dimostrato essere trascurabile. Il definitiva risultato di tale analisi ha evidenziato che sostituire i generatori controllati con i GCCT compor- ta dei piccoli miglioramenti in termini di onere computazione, e che la topologia standard risulta essere quella con le prestazioni migliori.
4.2.2 Array di transistori bipolari ad eterogiunzione su substrato di GaAs
Come secondo caso di studio si sono presi in considerazione due array di transistori bipolari adottati nello stadio di uscita di un amplificatore di potenza in tecnologia GaAs illustrati schematicamente in Figura 4.9, ca- ratterizzati da diversi valori di accoppiamento termico, debole nel primo array e forte nel secondo. Il numero M di transistori (quindi delle fonti di calore) è fatto variare nelle simulazioni.
L’identificazione è stata eseguita a parità di accuratezza. Le reti di feedback termico ottenute sono state sottoposte ad una simulazione esclu- sivamente termica: ponendo in ingresso alla rete un gradino di potenza e
Figura 4.9: array di transistori
misurando il tempo impiegato per effettuare la simulazione del transito- rio di accensione a parità di step di simulazione, per un numero variabile di sorgenti di calore (HBT) e considerando due diversi valori di accop- piamento termico, debole (array #1) e forte (array #2). Le simulazioni sono state eseguite in questo modo: la topologia generalizzata, essendo la topologia con più generatori controllati, è stata simulata sia nella forma non ottimizzata sia in quella ottimizzata, procedendo cioè alla sostituzio- ne dei generatori. Anche in questo caso il guadagno ottenuto dalle sosti- tuzioni è stato minimo, quindi si è deciso di procedere alle simulazioni delle altre reti senza ottimizzare i circuiti. In Figura ?? vengono riporta- ti i tempi di simulazione: le reti sintetizzate con le topologie standard e compatta, fatta eccezione nel caso di accoppiamento debole, hanno pre- stazioni comparabili, mentre la generalizzata a causa del forte incremento di generatori controllati che aumentano l’onere computazionale di SPICE ha le prestazioni peggiori.
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
(a)
(b)
Figura 4.10: (a) accoppiamento debole e (b) accoppiamento forte
4.3 Confronto Complessivo
In questo paragrafo viene proposto un confronto complessivo sulle topologie viste. Nel corso di questo lavoro i passi seguiti per analizzare e confrontare le topologie di sintesi sono sostanzialmente tre:
1. Fase di identificazione: a partire da dati noti nel dominio del tempo o in frequenza, attraverso tecniche come il Vector Fitting nel domi- nio della frequenza e il Time Domain Vector Fitting in quello del tempo, si ricavano i modelli del sistema sotto forma di matrice di trasferimento.
2. Fase di sintesi: legata alle ipotesi fatte nella fase di identificazione, si deciderà di sintetizzare il circuito sfruttando una delle tre topo- logie viste a seconda se le impedenze vengono identificate a poli distinti (Foster Standard) a poli comuni (Foster Generalizzata) op- pure come ipotesi intermedia si identificano separatamente le im- pedenze di autoriscaldamento e si identificano a poli comuni le im- pedenze appartenenti alla stessa colonna, in numero uguale ai poli necessari a sintetizzare l’impedenza di autoriscaldamento di quella colonna (Rete compatta di Walkey).
3. Verifica SPICE della sintesi: si simulano i circuiti sintetizzati e se ne verifica la convergenza e le prestazioni.
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
A valle dei primi due step otteniamo la rete di feedback termico che se accoppiata a macromodelli elettrici del sistema consente di eseguire una simulazione elettrotermica completa in SPICE.
La fase di identificazione può avvenire sia nel dominio del tempo che della frequenza e come detto in base alle ipotesi assunte nella fase di identificazione, si sintetizzerà il circuito sfruttando la topologia scelta. In questo lavoro, per motivi di disponibilità del software la topologia Fo- ster generalizzata è stata nel dominio della frequenza mentre le topologie Foster Standard e Walkey sono state identificate nel dominio del tempo.
Nei casi di studio analizzati si sono ottenuti i seguenti risultati elencati di seguito per le diverse topologie:
• Foster Standard
– Simulazione interconnessione modulo UTCS
Le singole impedenze sono state identificate con una media di NpS = 1.6. Si osserva che il tempo di simulazione richie-
sto è risultato essere il più piccolo di tutte le prove eseguite 19.66s nel caso senza la sostituzione dei generatori e 17.00s con le sostituzioni.
– Array di transistori bipolari
Anche nel caso degli array di HBT la rete si è dimostrata es- sere la più veloce ed è risultata essere particolarmente adat- ta a descrivere sistemi caratterizzati da debole accoppiamento
termico.
• Foster Generalizzata
– Simulazione interconnessione modulo UTCS
Le impedenze sono state identificate nel con Np = 7poli co-
muni, si vede che il tempo di simulazione è il più alto (78,72s e 77,99s) e le ottimizzazioni non comportano particolari miglio- ramenti in termini di velocità di simulazione.
– Array di transistori
Nel caso dell’array sia per il caso di accoppiamento debole che forte, anche in questo caso i tempi sono i più alti, que- sto per effetto dell’elevato numero di generatori controllati che aumentano sensibilmente l’onere computazionale di SPICE.
• Rete compatta di Walkey L’identificazione nel caso UTCS è stata eseguita sfruttando NpC = 3poli per ogni impedenza di autoriscal-
damento. Il tempo di simulazione richiesto sia nel caso del modulo UTCS sia nella simulazione dell’array di HBT è superiore rispetto alla Foster standard, il numero di generatori controllati è maggiore. La procedura di identificazione però è più semplice e meno onerosa rispetto alla Foster Standard.
4 – Co-simulazioni elettrotermiche in Spice ed onere computazionale
4.4 Conclusioni
In questo lavoro sono state presentate tre diverse topologie circuitali per la sintesi di reti di feedback termico. Sono stati applicati metodi per l’ottimizzazione delle reti attraverso opportune sostituzioni dei genera- tori controllati presenti nelle topologie. È stato eseguito infine un insieme di simulazioni riguardanti in particolare due casi di studio.
I risultati di tali simulazioni hanno evidenziato che la topologia Foster Generalizzata è risultata essere quella con i tempi di simulazione più alti, a causa del numero elevato di generatori controllati. Le topologie Foster standard e compatta di Walkey invece sono caratterizzate da tempi più brevi. In particolare la topologia Foster Standard richiede una procedura di identificazione onerosa, tutte le impedenze sono identificate separata- mente, ma offre tempi di simulazione più brevi. La topologia compatta invece è identificata attraverso una procedura più semplice, richiedendo però dei tempi di simulazione leggermente maggiori. Si mette a questo punto in evidenza che i risultati ottenuti sono estremamente dipendenti dalla topologia utilizzata e dal metodo di identificazione, non è possibi- le quinti trarre conclusioni generali ma solamente conclusioni legate ai particolari casi di studio considerati.
[1] Gustavsen B. Computer code for passivity enforcement of ratio- nal macromodels by residue perturbation. IEEE Transactions and Advanced Packaging, 30(2):209–215, 2007.
[2] L. Codecasa. Compact models of dynamic thermal networks wi- th many heat sources. IEEE Trans. Components and Packaging Technologies, vol. 30, no. 4, pp. 653-659, Dec. 2007.
[3] CP. Coelho, J. Phillips, and Silveira LM. A convex programming ap- proach for generating guaranteed passive approximations to tabula- ted frequency-data. IEEE Transactions on Computer-aided Design of Integrated Circuits and Systems, 23(2):293–301, 2004.
[4] V. d’Alessandro, M. de Magistris, A. Magnani, N. Rinaldi, and Russo S. An application to signal integrity analysis in highly integrated electronic systems. Electrothermal Dynamical Macromodeling.
Bibliografia
[5] M. de Magistris and Nicolazzo M. On the concretely passive reali-