Il rivelatore di vertice a pixel di silicio (Pixel Vertex Detector, PXD) consiste in 2 strati di sensori a pixel basati sulla tecnologia DEPFET (DEPletet Field-Effect Transistor ).
Per via del nuovo schema dei nano-beams e dei nuovi parametri di SuperKEKB, l’in- cremento di luminosit`a conduce sia ad un notevole incremento della statistica degli eventi di interese sia ad un grosso incremento del fondo macchina. Ci si aspetta che il fondo produca un elevato hit rate e, conseguentemente, non `e possibile costruire gli strati pi`u interni del rivelatore di vertice con sensori a strip di silicio. In Belle II gli strati pi`u interni del rivelatore sono posti pi`u vicini all’IP rispetto a Belle, ad un raggio inferiore a 3 cm, necessario per compensare la riduzione del boost e mantenere una buona risoluzione sulle differenze in tempo dei decadimenti. Sebbene questo comporti un incremento della riso- luzione delle misure di vertice, aumenta anche il livello delle radiazioni che colpiscono il rivelatore. L’elevata occupancy2 delle strip per via del fondo macchina renderebbe impos- sibile la ricostruzione dei decadimenti dei mesoni B. Il PXD risolve questo problema: i sensori a pixel hanno una segmentazione pi`u fine e quindi una occupancy molto pi`u bassa. I due strati di PXD sono posizionati a 14 mm ed a 22 mm dall’IP. Come conseguenza del basso impulso delle particelle nello stato finale, la risoluzione sulla posizione dei singoli hit `e limitata dallo scattering coulombiano multiplo, richiedendo una tecnologia estremamente sottile (uno spessore di 75 µm di silicio nell’area attiva e uno spessore di 525 µm per i supporti meccanici) per avere una quantit`a di materiale per strato inferiore a 0.2 X03. La
risoluzione spaziale richiesta `e di 20 µm. Per raggiungere tale risoluzione ottenuta anche attraverso la divisione di carica tra i pixel, la dimensione dei pixel in r − ϕ e z varia da 50 × (50 → 55) µm2 (strato pi`u interno) a 50 × (70 → 85) µm2 (strato pi`u esterno). In totale, PXD `e composto da circa 8 milioni di pixel. L’accettanza del rivelatore copre un angolo azimutale compreso tra 17◦ e 155◦. La lettura dei canali `e operata in modalit`a continua con un frame time di 20µs, consentendo di mantenere un’occupancy inferiore al 3 %. Inoltre, i sensori e l’elettronica di lettura devono sopportare un livello di radiazione atteso (secondo le simulazioni) di circa 20 kGy per anno.
Per dissipare il calore prodotto dall’elettronica di lettura, PXD operer`a ad una tem- peratura di -20◦C tramite un sistema di raffreddamento evaporativo a base di CO2.
3.3.1 La tecnologia DEPFET
Un pixel basato sulla tecnologia DEPFET consiste in un transistor a effetto di campo (FET) posizionato alla sommit`a di un bulk di silicio di tipo n ad alta resistivit`a e comple- tamente svuotato. Un impianto ad elevato drogaggio di tipo n, l’internal gate, `e collocato sotto il canale transistor (circa 1µm pi`u in basso), crea un minimo di potenziale per gli elettroni (Figura 3.4). Gli elettroni generati per ionizzazione dall’energia rilasciata dalle
2L’occupancy `e definita come la percentuale media di strip per sensore con un segnale sopra soglia per
evento.
3Con X
p+ back contact
Figura 3.4: La sezione di un pixel basato sulla tecnologia DEPFET.
particelle che attraversano il sensore vengono traportati fino alla superficie del dispositivo e l`ı si accumulano. L’internal gate `e accoppiato capacitivamente al canale del transistor, il che significa che la carica l`ı localizzata modula la corrente di drain attraverso il transistor pMOS, la quale viene utilizzata come segnale di lettura. L’amplificazione interna `e definita come la corrente di drain in pA per elettrone depositato sull’internal gate. Il valore atteso `e di circa 400 pA per elettrone.
Il processo di lettura non `e distruttivo: la carica localizzata sull’internal gate rimane inalterata. Per resettare il sensore ed evitare la saturazione dell’internal gate, un contatto addizionale di tipo n+ (contatto di clear ) `e posizionato alla periferia di ciascun pixel. Applicando una tensione sufficientemente elevata, il contatto di clear diventa il potenziale pi`u attrattivo per gli elettroni immagazzinati, forzandoli a spostarsi dall’internal gate al contatto di clear. La barriera di potenziale tra il contatto di clear e l’internal gate `e modulata tramite una struttura aggiuntiva in silicio policristallino, denominata clear gate. La tecnologia di produzione dei sensori DEPFET `e piuttosto complessa e delicata. Belle II sar`a il primo rivelatore ad utilizzare su larga scala questo tipo di sensori.
3.3.2 Regioni di interesse (ROI)
Con la luminosit`a di SuperKEKB `e attesa una grande quantit`a di dati provenienti dal PXD: 8 milioni di pixel con una occupancy del 3 % producono circa 20 Gb/s di dati provenienti dal solo PXD. Poich`e non `e possibile acquisire una tale quantit`a di dati per evento, `e necessario implementare una riduzione dei dati provenienti dal PXD di almeno un ordine di grandezza, considerando che la grande maggioranza dei pixel sono accesi a causa del fondo macchina. Tale riduzione dei dati `e implementata a livello di acquisizione dati tramite la determinazione delle cosiddette regioni di interesse (Region of Interest, ROI).
Una ricostruzione preliminare delle tracce viene effettuata con le sole hit provenienti dal rivelatore a strip di silicio (SVD, descritto nella sezione successiva) utilizzando un firmware
dedicato all’interno di una FPGA. Dopo aver eseguito il fit, la traccia viene estrapolata fino ai sensori del PXD in modo tale da definire le ROI, una regione rettangolare le cui dimensioni sono definite dall’incertezza statistica e sistematica sulla posizione della traccia estrapolata. Solo le hit all’interno della ROI vengono processate dal sistema di acquisizione dati, mentre quelle al di fuori vengono rigettate. In questo modo si ha una sostanziale riduzione dei dati provenienti dal PXD, unita ad una riduzione delle hit prodotte da eventi di fondo.