Ringraziamenti
Ringrazio i Relatori R. Saletti e R. Roncella e gli Ingegneri D. Lunardini e F.
Baronti per la continua disponibilità dimostrata e per i numerosi suggerimenti utili nella risoluzione dei vari problemi. Un particolare ringraziamento va anche al prof. F. Zappa e al dottorando A. Tosi, della Facoltà di Ingegneria di Milano, per la loro ospitalità e per l’ottima collaborazione che mi hanno dato nelle varie fasi di progetto.
Un ulteriore ringraziamento va a tutti i Dottorandi e Tesisti del laboratorio per gli aiuti ed i consigli nella risoluzione dei problemi relativi al CAD.
Prefazione
Misure su circuiti integrati
Quest’ultimo quarto di secolo è stato caratterizzato da un continuo progresso nello sviluppo di nuove tecnologie per la realizzazione di circuiti integrati (IC), in particolare si è manifestata una continua riduzione delle dimensioni delle strutture integrate sia attive che passive, come i transistor e le loro piste di interconnessione. Questo fenomeno è stato accompagnato da un aumento della complessità dei chip, perché sulla stessa area del wafer possiamo integrare più dispositivi, e da una crescente velocità di commutazione dei dispositivi stessi.
Negli ultimi anni, questo forte sviluppo ha avuto come conseguenza un aumento del numero di strati di metal, riferiti anche come BEOL (back end of the line), che connettono tra loro i vari transistor all’interno del chip o gli ingressi/uscite dei vari chip in un sistema più complesso. Altra conseguenza consiste in un crescente utilizzo del metodo “flip-chip” packaging, con cui si va a saldare il circuito integrato sulla scheda in posizione ribaltata, come illustrato in figura 1.
Nella tabella 1 vengono riportati i cambiamenti manifestati fino ad oggi e quelli previsti per i prossimi anni per quanto riguarda le principali caratteristiche dei circuiti integrati, come dimensioni e densità dei dispositivi, frequenza di lavoro e numero di livelli di metallizzazioni.
Prefazione: Misure su circuiti integrati VI
Tabella 1: principali caratteristiche dei circuiti integrati tra il 1997 e il 2012.
Figura 1: sezione schematica di un moderno circuito integrato in silicio in cui si evidenziano gli strati delle metallizzazioni e le saldature per flip-chip packaging.
Tutte queste innovazioni hanno fatto sì che i transistor e le piste di metal che portano i segnali non siano più fisicamente accessibili a sonde esterne direttamente dall’alto del chip, se non dopo una perforazione, con conseguente distruzione del chip stesso.
Le tecniche in grado di compiere misure su IC in uso fino ad oggi sono sostanzialmente tre. La prima consiste in una sonda microscopica in metallo, con la quale si va a contattare direttamente la pista di interesse per estrarre un segnale elettrico; le dimensioni tipiche di questi oggetti sono dell’ordine di 0,5 µm, per cui è evidente come, con le dimensioni sempre più piccole dei dispositivi, questa tecnica sia diventata obsoleta.
Altro metodo per misurare la tensione su un nodo determinato di un circuito integrato è quello su cui si basano gli strumenti EBT (electron beam tester): con questi viene portato il campione sottovuoto, viene fatto incidere un fascio di elettroni nel punto dove ci interessa misurare la tensione, quindi su una pista
Prefazione: Misure su circuiti integrati VII
particolare, si vanno poi a rivelare gli elettroni secondari emessi in seguito all’interazione del fascio col campione. L’intensità degli elettroni secondari che viene misurata sarà proporzionale al potenziale locale della pista stessa. Una terza tecnica, più recente, va ad indagare su un certo nodo elettrico mediante un fascio laser, gli strumenti che usano questo fenomeno si chiamano LBT (laser beam tester). Tali sistemi irraggiano con un fascio laser il punto da misurare e vanno a rivelare la luce riflessa, che subirà delle modifiche a causa del comportamento elettrico del campione.
Una prima soluzione per ovviare alla difficoltà di fare misure front-side, ovvero da sopra il circuito, è stata quella di usare la terza tecnica esposta, illuminando il campione dal sotto, o back-side. Come viene illustrato in figura 2, viene fatto incidere un fascio laser sul dispositivo attraverso il substrato, per cui si deve usare una lunghezza d’onda alla quale quest’ultimo risulti trasparente. In genere viene presa λ = 1064 nm, l’energia dei fotoni corrispondenti è 1,17 eV. Il fascio riflesso viene mandato ad un rivelatore, confocale con il laser, che acquisirà informazioni riguardo alla modulazione dell’intensità luminosa.
Figura 2: principio di funzionamento del LBT.
Resta comunque il problema che questi metodi esaminati fino ad adesso hanno tutti un certo grado di invasività, ciò significa che, se da una parte viene effettuata la misura, dall’altra si ha un’alterazione dello stato elettrico del nodo stesso, a seguito dell’interazione tra campione e fascio elettronico o laser.
Prefazione: Misure su circuiti integrati VIII
Un ulteriore fenomeno fisico che può essere usato per realizzare strumenti di misura per circuiti integrati è l’emissione luminosa dovuta alla presenza di elettroni caldi nei transistor in conduzione, detta anche elettroluminescenza.
Questa tecnica ha innumerevoli vantaggi: il primo sta nella sua completa non invasività; è quindi una tecnica passiva che non interferisce in alcun modo con il sistema sotto misura; le misure possono essere poi effettuate senza la necessità di portare il dispositivo sottovuoto, come accade per l’ EBT. Le risoluzioni temporali ottenibili sono molto spinte e variano a seconda del rivelatore impiegato, con alcuni si scende al di sotto dei 100 ps e addirittura si può arrivare allo stesso ordine di grandezza del tempo di commutazione di una porta digitale integrata. Per risoluzione temporale si intende l’intervallo di tempo minimo tra due eventi distinti di emissione ottica che il sistema riesce a misurare.
Altro vantaggio sta nel fatto che possiamo usare questa tecnica anche per compiere misure su dispositivi realizzati con tecnologie moderne, come la SOI (silicon on insulator), in cui le geometrie risultano troppo piccole per poter essere sondate con LBT o EBT. In figura 3 vengono confrontate le strutture bulk e SOI.
L’elettroluminescenza può essere rivelata dall’alto, ma, in presenza di molti strati di metal, è possibile anche effettuare misure backside, in modo da evitare che i fotoni siano riflessi o assorbiti dalle piste.
Queste misure sono possibili poiché il silicio è parzialmente trasparente per lunghezze d’onda comprese nel range 0,9 - 2,5 µm . In figura 4 è rappresentato l’andamento del coefficiente di assorbimento α in funzione della lunghezza d’onda λ e al variare del drogaggio del substrato. In figura 5 è, invece, raffigurata la costante dielettrica ε del Si, da cui possiamo ricavare l’indice di rifrazione η, ricordando che η ∝ ε .
Prefazione: Misure su circuiti integrati IX
Figura 3: confronto tra nFET di tipo bulk e SOI, il buried oxide (BOX) isola le regioni di drain e di source dal substrato, in modo da ridurre l’area delle regioni pn corrispondenti e, di conseguenza, le relative capacità.
Figura 4: coefficiente di assorbimento ottico nel Si drogato n (a) e p (b), per energie dei fotoni comprese tra 0,5 e 1,4 eV. I valori dei drogaggi, nei due casi, sono crescenti partendo dal basso verso l’alto.
Figura 5: costante dielettrica del Si tra 0.8 e 3.2 eV.
Prefazione: Misure su circuiti integrati X
In figura 4 i valori dei drogaggi, partendo dal basso verso l’alto, sono rispettivamente:
16 17 18 18 3
6.5 10 ,1.6 10 ,6.4 10 ,9.2 10 cm× × × × − per (a), e
16 17 18 18 3
1.5 10 ,3.3 10 ,1.2 10 ,7.3 10 cm× × × × − per (b).
Si osserva, quindi, che il silicio si comporta come mezzo trasparente per lunghezze d’onda maggiori di 1 µm, quando è poco drogato, mentre, con l’aumentare del drogaggio, la finestra in cui si ha trasparenza si restringe nell’intorno di λ = 1 µm, ovvero nel vicino infrarosso (NIR).
Andando a rivelare la luminescenza dal retro del chip, è dunque necessario tenere presente il parziale assorbimento del substrato ed è fondamentale cercare di ridurlo. Prendendo una fetta di Si non drogata, questa sarà trasparente ai fotoni emessi anche se è spessa 1 mm, ma, facendo crescere il drogaggio fino a
18 3
10 cm− , lo spessore della fetta a cui si ha sempre una buona efficienza si riduce a 100 – 200 µm.
Il problema è che gran parte dei wafer usati nella fabbricazione di circuiti integrati hanno altezze comprese tra 0.5 e 1 mm, per cui, qualora si volessero rivelare fotoni backside, è necessario operare un assottigliamento dello spessore del substrato del chip fino a 50 – 200 µm, senza alterare il funzionamento e le prestazioni del circuito. A questa operazione segue una lucidatura della superficie inferiore dell’integrato ed una ricopertura con un materiale antiriflettente. Quello che si ottiene è un oggetto che presenta un ottimo comportamento come finestra per la radiazione nel vicino infrarosso.
Con questa tecnica si vanno a rivelare gli istanti di arrivo dei vari fotoni e le zone del chip da cui provengono. Si possono trarre informazioni utili sia in fase di caratterizzazione delle prestazioni del circuito integrato a livello di porta, sia in fase di debugging, in quanto è possibile identificare guasti o difetti, come quelli che si presentano nelle piste di interconnessione. Tutti questi risultati derivano dalla misura principale ottenibile con tali sistemi di rivelazione, che consiste nell’identificazione degli istanti di commutazione dei vari transistor, sono quindi misure temporali interne agli IC stessi.
Introduzione XI
Introduzione
Il lavoro sviluppato in questa tesi può essere concettualmente suddiviso in due parti. In una prima parte è stata svolta una ricerca bibliografica sul fenomeno dell’elettroluminescenza e su come questo viene impiegato in alcuni strumenti di test per circuiti integrati.
In particolare, nel capitolo 1 si parte dalla fisica che sta dietro all’emissione di fotoni dai MOSFET, caratterizzandola al variare di tutti i parametri, per arrivare alla descrizione della fotoemissione dalle porte logiche CMOS.
Nel capitolo 2, poi, si descrivono i vari tipi di rivelatori ottici impiegati per rivelare la debole emissione dei transistor, come vengono inseriti nei sistemi di misura e viene descritta la struttura ed il funzionamento di questi ultimi. Infine, vengono esposti i vari metodi di rappresentazione ed analisi dei dati. Si riporta anche un esempio di tester realizzato dalla NPTest.
Da un primo approccio generale alle strumentazioni realizzabili per sfruttare il fenomeno dell’elettroluminescenza, si è scesi nel particolare andando a descrivere, nel capitolo 3, lo strumento di misura costruito alla Facoltà di Ingegneria del Politecnico di Milano.
Obiettivo della seconda parte di questa tesi è stato, dunque, quello di progettare delle strutture di test su cui fare misure con tale apparecchio, adeguandole al meglio alle caratteristiche di questo. Sempre nel capitolo 3, vengono descritti i requisiti fondamentali che tali strutture dovranno avere.
Il capitolo 4 è dedicato alla descrizione di tutte le strutture progettate e alle misure che verranno compiute su ognuna di esse. Si parte dai singoli transistor per le misure quantitative dell’emissione, ottenendo una caratterizzazione ottica completa in DC, per andare ai ring oscillator, sia a struttura fissa che con carico
Introduzione XII
capacitivo variabile. Sono presentati, poi, un circuito impulsatore, che consente di caratterizzare i mos in AC alla frequenza di 1 GHz, ed un amplificatore operazionale.
Nel quinto capitolo, infine, viene descritta la fase di back-end, ovvero le operazioni di floorplanning, placement e routing per arrivare alla realizzazione del chip finale che contiene tutte le strutture.
Il progetto del circuito integrato è stato sviluppato impiegando la tecnologia CMOS a 0,35 µm dell’Austria Mikro Systeme (AMS) International e facendo uso dell’ambiente di progettazione CADENCE.
