FONDAMENTI DI INFORMATICA B

FONDAMENTI DI INFORMATICA B

Prova scritta 4 maggio 2007 Circuiti logici - A

Cognome e nome ……….. N. mat………

ELETTRONICA TELECOMUNICAZIONI 1. Progettare un circuito logico (utilizzando solo porte NAND) con 5 ingressi come in

figura e una uscita U. Si noti che AB e CD sono due numeri binari con i pesi riportati nella figura.

L’uscita U deve assumere i seguenti valori:

se X= 0 e AB > CD => U=1 se X= 0 e AB < o = CD => U=0 se X= 1 e AB < CD => U=1 se X= 1 e AB > o = CD => U=0

2. Progettare una rete sequenziale sincrona con un ingresso X e un'uscita Z. L’uscita Z assume valore 1 (per un solo intervallo di clock) ogni volta che si presentano all’ingresso X le combinazioni 010 oppure 0110. Quando l’uscita assume il valore 1 il circuito riprende da capo la ricerca della sequenza (lo 0 finale di una sequenza riconosciuta non può essere lo 0 iniziale di una sequenza successiva). Progettare il circuito usando FLIP- FLOP di tipo T.

A 2¹ 2

C 2¹ X B 2⁰

D 2⁰

U

1. Consideriamo la tabella della veritá, mostrando anche il valore assunto da AB e CD.

X A B C D AB CD U 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 3 0 0 0 0 1 0 0 2 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1 1 1 3 0 0 0 1 1 0 1 2 0 0 1 1 0 0 3 0 1 0 1 1 0 1 3 1 1 0 1 1 1 1 3 3 0 0 1 1 1 0 3 2 1 0 1 0 0 0 2 0 1 0 1 0 0 1 2 1 1 0 1 0 1 1 2 3 0 0 1 0 1 0 2 2 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 3 1 1 0 0 1 0 0 2 1 1 0 1 0 0 1 0 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 3 1 1 0 1 1 0 1 2 1 1 1 1 0 0 3 0 0 1 1 1 0 1 3 1 0 1 1 1 1 1 3 3 0 1 1 1 1 0 3 2 0 1 1 0 0 0 2 0 0 1 1 0 0 1 2 1 0 1 1 0 1 1 2 3 1 1 1 0 1 0 2 2 0 Otteniamo dunque le mappe di Karnaugh

A,B 00 01 11 10

C,D

00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0 X=0

A,B 00 01 11 10 C,D 00 0 0 0 0 01 1 0 0 0 11 1 1 0 1 10 1 1 0 0

X=1

Da cui otteniamo le seguenti coperture:

A,B 00 01 11 10

C,D

00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0 X=0

A,B 00 01 11 10 C,D 00 0 0 0 0 01 1 0 0 0 11 1 1 0 1 10 1 1 0 0

X=1

         Ed il circuito:

2. Possiamo creare 4 stati che corrispondono a:

A. Stato in cui la sequenza non é ancora iniziata B. Stato in cui ho avuto il primo 0

C. Stato in cui ho avuto la sequenza 0 1 D. Stato in cui ho avuto la sequenza 0 1 1

A

B

C

D 1,0 0,0

1,0

0,1

1,0 1,0

0,1 0,0

U X A B C D

Possiamo ottenere la seguente tabella:

0 1

A B,0 A,0 B B,0 C,0 C A,1 D,0 D A,1 A,0

Da cui, sostituendo 00 ad A, 01 a B, 10 a C e 11 a D:

0 1

00 01,0 00,0 01 01,0 10,0 10 00,1 11,0 11 00,1 00,0

Considerando la tabella delle transizioni del FF T:

Transizione T 0 → 0 0 0 → 1 1 1 → 0 1 1 → 1 0

Possiamo costruire la seguente tabella:

X F1 F2 F1+ F2+ T1 T2 Z 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 1 1 0

Possiamo ricavare le mappe di Karnaugh X

F1 F2 0 1 0 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0

T1

X F1 F2 0 1

0 0 1 0 0 1 0 1 1 1 1 1 1 0 0 1

T2

X F1 F2 0 1

0 0 0 0 0 1 0 0 1 1 1 0 1 0 1 0

Z      

Possiamo ricavare il circuito X

F2

F1

T1

T2

Z

T1

T2

FONDAMENTI DI INFORMATICA B

Prova scritta 4 maggio 2007 Circuiti logici - B

Cognome e nome ……….. N. mat………

ELETTRONICA TELECOMUNICAZIONI 1. Progettare un circuito logico (utilizzando solo porte NAND) con 5 ingressi come in

figura e una uscita U. Si noti che AB e CD sono due numeri binari con i pesi riportati nella figura.

L’uscita U deve assumere i seguenti valori:09 se X= 0 e AB < CD => U=1

se X= 0 e AB > o = CD => U=0 se X= 1 e AB > CD => U=1 se X= 1 e AB < o = CD => U=0

2. Progettare una rete sequenziale sincrona con un ingresso X e un'uscita Z. L’uscita Z assume valore 1 (per un solo intervallo di clock) ogni volta che si presentano all’ingresso X le combinazioni 101 oppure 1001. Quando l’uscita assume il valore 1 il circuito riprende da capo la ricerca della sequenza (l’1 finale di una sequenza riconosciuta non può essere l’1 iniziale di una sequenza successiva). Progettare il circuito usando FLIP- FLOP di tipo T.

A 2¹ 2

C 2¹ X B 2⁰

D 2⁰

U

1. Consideriamo la tabella della veritá, mostrando anche il valore assunto da AB e CD.

X A B C D AB CD U 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 1 1 0 3 1 0 0 0 1 0 0 2 1 0 0 1 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 1 1 3 1 0 0 1 1 0 1 2 1 0 1 1 0 0 3 0 0 0 1 1 0 1 3 1 0 0 1 1 1 1 3 3 0 0 1 1 1 0 3 2 0 0 1 0 0 0 2 0 0 0 1 0 0 1 2 1 0 0 1 0 1 1 2 3 1 0 1 0 1 0 2 2 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 3 0 1 0 0 1 0 0 2 0 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 3 0 1 0 1 1 0 1 2 0 1 1 1 0 0 3 0 1 1 1 1 0 1 3 1 1 1 1 1 1 1 3 3 0 1 1 1 1 0 3 2 1 1 1 0 0 0 2 0 1 1 1 0 0 1 2 1 1 1 1 0 1 1 2 3 0 1 1 0 1 0 2 2 0 Otteniamo dunque le mappe di Karnaugh

A,B 00 01 11 10

C,D

00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0 X=1

A,B 00 01 11 10 C,D 00 0 0 0 0 01 1 0 0 0 11 1 1 0 1 10 1 1 0 0

X=0

Da cui otteniamo le seguenti coperture:

A,B 00 01 11 10

C,D

00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0 X=1

A,B 00 01 11 10 C,D 00 0 0 0 0 01 1 0 0 0 11 1 1 0 1 10 1 1 0 0

X=0

      Ed il circuito:

2. Possiamo creare 4 stati che corrispondono a:

A. Stato in cui la sequenza non é ancora iniziata B. Stato in cui ho avuto il primo 1

C. Stato in cui ho avuto la sequenza 1 0 D. Stato in cui ho avuto la sequenza 1 0 0

A

B

C

D 0,0 1,0

0,0

1,1

0,0 0,0

1,1 1,0

U X A B C D

Possiamo ottenere la seguente tabella:

0 1

A A,0 B,0 B C,0 B,0 C D,0 A,1 D A,0 A,1

Da cui, sostituendo 00 ad A, 01 a B, 10 a C e 11 a D:

0 1

00 00,0 01,0 01 10,0 01,0 10 11,0 00,1 11 00,0 00,1

Considerando la tabella delle transizioni del FF T:

Transizione T 0 → 0 0 0 → 1 1 1 → 0 1 1 → 1 0

Possiamo costruire la seguente tabella:

X F1 F2 F1+ F2+ T1 T2 Z 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1

Possiamo ricavare le mapped i Karnaugh X

F1 F2 0 1 0 0 0 0 0 1 1 0 1 1 1 1 1 0 0 1

T1

X F1 F2 0 1

0 0 0 1 0 1 1 0 1 1 1 1 1 0 1 0

T2

X F1 F2 0 1

0 0 0 0 0 1 0 0 1 1 0 1 1 0 0 1

Z      

Possiamo ricavare il circuito X

F2

F1

T1

T2

Z

T1

T2