Page 1. Anelli ad aggancio di fase (PLL) 2002 DDC 1. Elettronica per le telecomunicazioni. Gruppo B: PLL

(1)

Elettronica per le telecomunicazioni

Anelli ad aggancio di fase (PLL)

• B4 - Sintetizzatori, 4046, DDS

– struttura del 4046

– demodulatore a PFD – pompa di carica – sintetizz interi/frazionari – sintedi digitale diretta (DDS)

Gruppo B: PLL

• Competenze acquisite

– Principio dell'aggancio in fase/frequenza e parametri principali di un PLL.

– Comportamento al variare della frequenza di ingresso, situazione a regime per alcuni ingressi particolari – Struttura e parametri deimoduli componenti un PLL – Applicazioni come demodulatore

– Principio della sintesi di frequenza, modulo intero e modulo frazionario

– Struttura e parametri dei circuiti per sintesi diretta (DDS) – Applicazioni di PLL in circuiti digitali: separazione Dati/clock,

risincronizzazione, moltiplicazione del clock

Contenuti di questa lezione (B4)

• Esempio di PLL integrato

– struttura del 74HC4046

– demodulatore a PFD, pompa di carica, VCO

• Sintetizzatori di frequenza

– sintetizzatori a interi e frazionari

• Sintesi digitale diretta (DDS)

– strutture e parametri per DDS

• Riferimenti nel testo

– sintetizzatori e traslatori di frequenza 3.7.4

– sintesi digitale diretta 3.7.5

PLL integrato 4046

• CD4046

– serie 4000 CMOS (1970) – freq massima K MHz – due DF

• 74HC4046

– serie 74HC (1990) – freq massima K 10 MHz – tre DF

Caratteristiche particolari

• PLL per segnali digitali e analogici

– realizzato con tecnologie digitali – accetta in ingresso A e D

• Scelta del DF più adatto a segnali/applicazione

– XOR, FF, PFD + pompa di carica (guadagno ∞)

• Filtro esterno

– scelta R-C, R-R-C, ...

• Anello apribile

– inserimento di divisori

– permette di realizzare sintetizzatori

Circuito di ingresso

• Comparatore con soglia a Vdd/2 (circa)

• Segnali A trasformati in D

– si perde informazione !!

• Ingresso con accoppiamento capacitivo (esterno)

(2)

Demodulatori di fase

• XOR

– segnali con DC 50%

• Circuito sequenziale asincrono PFD

– duty cycle qualsiasi

– uscita 3-S (pompa di carica) – guadagno di anello infinito

• FF

– trasforma le transizioni in impulsi – duty cycle qualsiasi

Demodulatori di fase

• DF a XOR

– segnali con duty cycle 50 % (o quasi)

Demodulatori di fase

• DF a PFD

– duty cycle qualsiasi

– guadagno infinito (pompa di carica)

Demodulatori di fase

• DF a Flip Flop

– duty cycle qualsiasi (usa le transizioni) – guadagno finito

VCO

• Circuito I-C

– V = I t /C

» tempo di carica inversamente proporzionale alla corrente – F = K I

» frequenza proporzionale alla corrente

• I = I2 + I2

– I1 = Vc/R1 variazione di frequenza – I2 = Vdd/R2 offset di frequenza (freq iniziale)

VCO del 4046

(3)

Contenuti di questa lezione (B4)

• Esempio di PLL integrato

• Sintetizzatori di frequenza

• Sintesi digitale diretta (DDS)

• Riferimenti nel testo

Sintetizzatore di frequenza

• Ingresso: frequenza di riferimento Fr

• Divisore modulo N tra VCO (frequenza Fu) e DF

– Fi = Fr; Fu/N = Fo; Fu = N Fr

• Divisore modulo N su ingresso

– Fi = Fr/M; Fu/N = Fr/M; Fu = N/M Fr

• Risoluzione in frequenza

• Per elevata risoluzione

– alti M e N

» basse Fi e Fo, polo di F(s) a frequenza bassa (1/10 Fi)

» risposta lenta

Sintetizzatore di frequenza

Sintetizzatori frazionari

• Variare periodicamente un rapporto di divisione

– tra N e N+1

– La frequenza media dipende dal duty cycle della variazione – la FM residua determina rumore di fase

» è possibile correggere la FM perchè nota

Esempio di sintetizzatore frazionario

Esempio

• Sinterizzatore a interi

– P canali da … a … – frequenza di riferimento = – Fi e Fo =

» Banda di F(s) = ….

» Tempo di risposta all’1 %

• Sintetizzatore frazionario

– P canali da … a … – frequenza di riferimento = – Fi e Fo =

» Banda di F(s) = ….

» Tempo di risposta all’1 %

(4)

Contenuti di questa lezione (B4)

• Esempio di PLL integrato

• Sintetizzatori di frequenza

• Sintesi digitale diretta (DDS)

• Riferimenti nel testo

Sintesi digitale diretta

• Direct Digital Synthesis: DDS

– viene generata una tabella con i campioni del segnale

» ROM, RAM riempita con algoritmi HW o SW, … – la tabella viene esplorata ciclicamente

– il segnale analogico è ottenuto con conversione D/A – per variare la frequenza si può cambiare

» la cadenza di scansione

» il passo di scansione

• Applicabile a qualunque forma d’onda

– wavetable

• Possibile generare direttamente segnali modulati

Schema a blocchi di DDS

Riduzione della tabella

• Sfruttare le simmetrie

– semiperiodo – quarto di periodo

• Interpolare i valori intermedi

Modulazioni

• Inseribili direttamente in forma numerica

• AM

– moltiplicare i campioni in uscita

• FM

– variare il passo di scansione

• PM

– sommare una costante durante la scansioni

Sommario lezione B4

• Esempio di PLL integrato

– struttura del CD 4046 – demodulatore a PFD – pompa di carica e VCO

• Sintetizzatori

– principio dei sintetizzatori – sintetizzatori a interi e frazionari

• Sintesi digitale diretta

– principio del DDS – parametri di un DDS

(5)

Prossima lezione (B5)

• Demodulatori PSK

– aggancio di segnali modulati in fase

• Recupero dati/clock

– trasmissioni seriali veloci

• Risincronizzazione del clock

– moltiplicatori di frequenza, sincronizzazione con DLL

• Esercizi

• Riferimenti nel testo

– Sincronizzatori e separatori dati/clock 3.7.3 – moltiplicazione e risincronizzazione del clock 3.7.6