Itransistor mosfet e jfet Capitolo7

Capitolo 7

I transistor mosfet e jfet

7.1 Struttura del transistor mosfet

La sigla mosfet `e un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore). Il cuore del dispositivo `e costituito dal condensatore mos, illustrato in fig. 7.1: una delle due armature del condensatore `e formata da un substrato di semiconduttore drogato, nell’esempio Silicio di tipo P ; l’altra armatura, detta gate, `e formata da uno strato metallico, ad esempio Alluminio deposto per evaporazione sulla superficie del semi- conduttore. Prima della deposizione del gate la superficie del substrato viene resa

Figura 7.1: Struttura del transistor mosfet : il condensatore mos. L e W sono rispettivamente la lunghezza e la larghezza del condensatore. Le dimensioni del con- densatore mos vanno dalla frazione di µm² per i dispositivi veloci per piccoli segnali fino al mm²per i dispositivi di potenza.

isolante mediante la formazione di uno strato di Ossido di Silicio (SiO2), con uno spessore dell’ordine dei 100 nm. Su due lati di questa struttura vengono realizzate nel substrato due regioni, dette source e drain (sorgente e drenaggio), con drogaggio

7-1

opposto a quello del substrato (nell’esempio, N ). Nella figura queste regioni sono contrassegnate come n⁺ per indicare che si tratta di regioni con drogaggio molto forte.

Come nel caso del bjt, anche i transistor mosfet possono essere realizzati in due versioni con polarit`a simmetriche, a seconda che si parta da un substrato di tipo P o di tipo N . Si avranno quindi transistor complementari di tipo nmos e di tipo pmos (figura 7.2).

Figura 7.2: Transistor complementari nmos (in alto) e pmos (in basso) insieme con i simboli con cui sono rappresentati negli schemi elettrici.

In condizioni operative normali le due giunzioni P-N presenti fra le due regioni di source e drain ed il substrato devono essere contropolarizzate: per un transistor nmos il substrato dovr`a essere collegato ad un potenziale pi`u negativo (o, quantomeno, non pi`u positivo) di quello di source e drain, per un transistor pmos ad un potenziale pi`u positivo. La presenza delle due giunzioni contropolarizzate contrapposte (rappresen- tate da diodi in fig. 7.2), rende impossibile il passaggio di carica tra source e drain.

Applicando una tensione di polarizzazione di polarit`a e valore opportuni al gate `e possibile arrivare alla formazione di un canale di conduzione costituito da una sottile lamina di cariche mobili in corrispondenza della superficie di separazione tra substra- to e gate. Il canale di conduzione, le cui caratteristiche sono modulate dalla tensione di gate, rende possibile il fluire di una corrente tra source e drain.

7.2 Canale di conduzione

Applicando una differenza di potenziale tra gate e substrato di un transistor mosfet si modifica lo stato di carica del condensatore mos.

Nel caso di un transistor nmos, si hanno le situazioni schematizzate in fig. 7.3.

7.2. CANALE DI CONDUZIONE 7-3

Figura 7.3: Formazione del canale di conduzione in un transistor nmos.

In 7.3a il gate si trova ad un potenziale pi`u negativo del substrato, di tipo P . I portatori di carica positivi, maggioritari, vengono attratti verso il gate negativo e si accumulano alla superficie. Il condensatore mos si comporta come un normale condensatore a facce piane e parallele e presenta una capacit`a costante al variare del potenziale (fig. 7.4, regione tra −10 e −3 V circa). In questa condizione, detta di accumulo, i portatori di carica presenti tra source e drain non possono dare luogo ad alcuna conduzione, a causa della presenza delle due giunzioni contropolarizzate tra source e drain e substrato.

Portando il potenziale del gate verso valori pi`u positivi, la carica del condensatore mos diminuisce, riducendosi a zero e successivamente invertendosi di segno, diven- tando quindi positiva sulla superficie del gate e negativa sulla superficie del substrato (fig. 7.3b). La zona di carica negativa presente alla superficie del substrato in fig. 7.3b corrisponde ad una zona di svuotamento: i portatori positivi maggioritari del sub-

600 700 800 900 1000

-10 -5 0 5 10

C [pF]

V_g [V]

accumulo

svuotamento

inversione

Figura 7.4: Capacit`a del condensatore mos in funzione della tensione di gate misurata su un dispositivo IRF820 (mosfet di potenza a canale N ). A destra `e riportato il circuito di misura. L’apparecchio analizzatore di impedenza provvede anche ad applicare la tensione di polarizzazione. Frequenza di misura: 1 M Hz

strato, respinti dal campo elettrico, lasciano una zona scoperta di cariche negative nel reticolo cristallino. La capacit`a del condensatore mos diminuisce, in quanto la zona di svuotamento, analogamente a quanto succede nella giunzione P N del diodo, presenta una capacit`a di transizione che si riduce all’aumentare della contropolariz- zazione e che si viene a trovare in serie con la capacit`a del condensatore mos che si aveva nel regime di accumulo (fig. 7.4, regione tra −3 e +3.5 V circa). Non essendoci portatori di carica nella zona di svuotamento, non vi pu`o essere conduzione tra source e drain.

Portando il potenziale del gate verso valori ancora pi`u positivi, la capacit`a passa per un minimo (intorno a −2 V in fig. 7.4), quindi torna ad aumentare. Infatti, all’aumentare del potenziale del gate, diminuisce sempre di pi`u la concentrazione dei portatori positivi maggioritari nella zona di svuotamento, sino ad arrivare alla concentrazione del semiconduttore intrinseco. Passato questo punto, detto inver- sione debole, i portatori inizialmente minoritari divengono maggioritari in una zona laminare immediatamente sotto il gate, in cui si ha la inversione della polarit`a del semiconduttore da P ad N , e questo porta nuovamente alla formazione di uno strato di cariche libere, ora negative, alla superficie dello strato isolante del gate, ritornando quindi alla situazione del condensatore a facce piane del regime di accumulo.

Per un valore della tensione di gate V_G sufficientemente elevato (V_G ≥ V_th, con V_th detta tensione di soglia [threshold ]), la concentrazione dei portatori n, inizial- mente minoritari in prossimit`a del gate, supera quella dei portatori p maggioritari nel substrato e d`a luogo alla formazione di un canale di conduzione che interconnette source e drain e rende possibile il passaggio di cariche tra i due elettrodi (inversione forte, fig. 7.3c, regione oltre i 3.5 V in fig. 7.4).

E da notare che la condizione di carica zero del condensatore mos non coincide` con la condizione di differenza di potenziale nulla tra i terminali di gate e substrato principalmente a causa della presenza dei potenziali di contatto tra i diversi materiali della intera catena elettrodica.

7.3. CONDUTTANZA DEL CANALE 7-5

7.3 Conduttanza del canale

Figura 7.5: Polarizzazione di un transistor nmos. A destra sono riportati i simboli utilizzati per rappresentare il transistor nmos nei circuiti.

In fig. 7.5 sono riportate le condizioni di polarizzazione di un transistor nmos. Il generatore V_SB garantisce la condizione di contropolarizzazione della giunzione sour- ce-substrato. Il generatore V_GS polarizza positivamente il gate, in modo da garantire la formazione del canale; il generatore VDS polarizza il drain rispetto al source e fornisce la corrente I_DS, la cui circolazione `e resa possibile e modulata dalla presenza del canale. La polarit`a del generatore V_DS non `e indicata nella figura. A differenza del bjt, dove emettitore e collettore sono due elettrodi con caratteristiche costrut- tive asimmetriche, il drain ed il source del mosfet sono simmetrici e di principio intercambiabili. Nella situazione riportata in fig. 7.5 il drain pu`o essere sia positivo sia negativo rispetto al source, purch`e sia rispettata la condizione VSB + VDS > 0 per garantire la contropolarizzazione della giunzione drain-substrato. Per valori di V<sub>DS</sub> piccoli (secondo il criterio che si vedr`a al paragrafo successivo) il canale ha un comportamento di tipo ohmico (fig. 7.6) con conduttanza

G_C = µ_n Q_n W/L (7.1)

dove µ_n `e la mobilit`a dei portatori di carica (negativi) presenti nel canale, W ed L sono larghezza e lunghezza del canale e Q_n `e la densit`a superficiale di carica dei portatori, funzione del potenziale di polarizzazione VGS.

Indicando con V_th la tensione di soglia a cui il canale prende consistenza, corri- spondente alla tensione di inversione forte, e considerando che il sistema ha la geo- metria di un condensatore piano con dielettrico di spessore d e costante dielettrica , si ha

Qn= VGS− V_th

d  (7.2)

In pratica, non `e strettamente necessario che le giunzioni source-substrato e drain- substrato siano realmente contropolarizzate: `e sufficiente che non siano direttamente

Figura 7.6: Relazione lineare tra tensione VDS e corrente IDS in un transistor nmos nell’intorno di VDS = 0. La pendenza IDS/VDS `e la conduttanza GC del canale.

polarizzate. Si pu`o quindi porre V<sub>SB</sub> = 0, sostituendo il generatore tra source e substrato con il cortocircuito rappresentato a tratteggio in fig. 7.5. In questo caso per`o si perde la simmetria tra source e drain: si dovr`a avere necessariamente V<sub>DS</sub> ≥ 0 e di conseguenza I<sub>DS</sub> ≥ 0. Dei due possibili quadranti operativi riportati in fig. 7.6 rimarr`a accessibile solo quello superiore destro.

In fig. 7.5, in basso a destra, `e riportata una variante del simbolo circuitale del transistor nmos utilizzata per rappresentare i dispositivi in cui source e substrato siano stati connessi internamente dal costruttore e non siano separatamente accessibili dall’esterno. Per il transistor pmos il verso della freccia del source `e rovesciato.

7.4 Modulazione del canale

Applicando una tensione V_DS tra drain e source il potenziale lungo il canale non `e pi`u costante, ma viene a dipendere dalla posizione x tra source (x = 0) e drain (x = xD).

L’equazione 7.2 dovr`a essere modificata per tenere conto di questo effetto:

Q_n(x) = C [V_GS− V_th− V (x)] (7.3) dove V (x) `e il potenziale elettrico lungo il canale, misurato rispetto al source e C = /d la capacit`a per unit`a di superficie tra gate e substrato (fig. 7.7). L’equazione 7.1 continua ad essere valida localmente, in ogni punto del canale. In presenza di un campo elettrico Ex diretto da drain a source, la densit`a superficiale di corrente `e:

j_x= µ_n Q_n(x) E_x (7.4)

Poich`e il canale `e omogeneo lungo la direzione y ortogonale al piano del disegno in fig. 7.7, la corrente totale si pu`o ottenere moltiplicando per la larghezza W del canale:

IDS = −µn Qn(x) W Ex (7.5)

(per le convenzioni adottate, la corrente I_DS ed il campo E_x hanno direzioni positive opposte).

7.5. PINCH-OFF 7-7

Figura 7.7: Modulazione della consistenza del canale in funzione della posizione tra drain e source.

Il valore di IDSnon dipende dalla coordinata x in quanto le cariche possono fluire lungo il canale solo tra drain e source: la corrente verso il gate `e nulla a causa dello strato isolante di SiO₂ e la corrente verso il substrato consiste solo nella debolissima corrente di saturazione inversa delle giunzioni P N , di fatto trascurabile.

Sostituendo la eq. 7.3 nella 7.5

I_DS = −µ_n C [V_GS− V_th− V (x)] W E_x (7.6) integrando sulla lunghezza del canale

Z xD

0

IDS dx = µn C W Z xD

0

[VGS− V_th− V (x)] dV

dx dx (7.7)

e considerando che IDS `e costante e V (xD) = VDS, si ottiene:

I_DS· L = µ_n C W



V_GS− V_th−V_DS 2



V_DS (7.8)

da cui

I_DS = K_n



V_GS− V_th− V_DS 2



V_DS (7.9)

con Kn= µn C W/L.

7.5 Pinch-off

Aumentando la tensione V_DS fino al valore V_DS = V_GS− V_th si ha, in base alla eq.

7.3,

Qn(xD) = C (VGS− V_th− V_DS) = 0 (7.10) La consistenza del canale, data dalla densit`a superficiale Q_n(x) dei portatori di carica, si assottiglia progressivamente muovendosi dal source verso il drain, fino ad annullarsi

del tutto in corrispondenza del drain. Questa `e la condizione di pinch-off (strozza- mento) del canale (fig. 7.8). Sostituendo nella eq. 7.9 la condizione di pinch-off data

Figura 7.8: Condizione di pinch-off : strozzamento del canale di conduzione.

dalla 7.10 si ottiene per la corrente:

IDS= Kn

2 · (V_GS− V_th)² (7.11)

Aumentando ulteriormente la tensione V_DS l’equazione 7.9 cessa di essere valida ed il transistor entra in regime di saturazione. La corrente I_DS tende ad aumentare solo molto lentamente, con una dipendenza approssimativamente lineare con la tensione:

IDS = Kn

2 · (V_GS− V_th)²(1 + λ VDS) (7.12) Il coefficiente λ `e l’analogo del coefficiente di Early (1/VA) del bjt.

7.6 Curve caratteristiche per il transistor nmos

La famiglia di curve di I_DS in funzione di V_DS e V_GS riportata in fig. 7.9 riassume il funzionamento del transistor nmos.

La regione lineare corrisponde alla condizione V_GS− V_th > V_DS, descritta dalla equazione 7.9; per valori di tensione V_DS molto piccoli rispetto a V_GS− V_thil termine VDS/2 in parentesi risulta trascurabile ed il comportamento si avvicina strettamente a quello ohmico riportato in fig. 7.6. Nel transistor bjt la regione analoga alla regione lineare del mosfet `e la regione di saturazione.

La regione di saturazione per il mosfet, la cui analoga per il bjt `e la regione attiva,

`e descritta dalla eq. 7.11 o dalla 7.12. Il confine tra le due regioni `e rappresentato dalla parabola I_DS= V_DS²· K_n/2 (linea blu in figura).

La terza regione, di interdizione o cutoff, corrisponde a VGS < Vth, quindi alla condizione di transistor spento (IDS= 0). `E di interesse principalmente in elettronica digitale, quando il transistor viene utilizzato come interruttore tra i due stati acceso (regione lineare o saturazione) / spento (interdizione).

7.7. IL TRANSISTOR PMOS - MOSFET COMPLEMENTARI 7-9

Figura 7.9: Famiglia di curve caratteristiche per un transistor nmos (K_n = 0.25mA/V², V_th= 2.5V , λ = 0.01V⁻¹).

Nella figura `e riportato anche il circuito di misura per il rilievo delle curve carat- teristiche. Il transistor `e utilizzato con il source in comune tra il circuito di ingresso e quella di uscita (configurazione common source).

Figura 7.10: Curve I_DS(V_GS) per diversi valori di V_DS (stesso transistor di fig. 7.9).

In fig. 7.10 sono riportate le caratteristiche per lo stesso transistor di fig. 7.9, uti- lizzando V_GS come variabile indipendente e V_DS come parametro. Sono distinguibili la regione di interdizione (VGS< Vth) e la regione di saturazione (VGS > Vth), con la crescita parabolica della corrente in funzione di V_GS.

La regione lineare, corrispondente a valori molto piccoli di V_DS, non `e riportata.

7.7 Il transistor pmos - mosfet complementari

Tutto quanto detto ai paragrafi precedenti per il transistor mosfet a canale n vale identicamente per il mosfet a canale p, invertendo le polarit`a di tutte le tensioni e

correnti (fig. 7.11). Transistor mosfet che hanno le medesime caratteristiche (|V_th|, K_n, |λ|) ma opposta polarit`a del canale sono denominati complementari o cmos.

Figura 7.11: Transistor mosfet complementari.

7.8 Transistor mosfet di tipo enhancement e depletion

Nei transistor mosfet descritti nei paragrafi precedenti si ha la formazione del canale e quindi la conduzione tra drain e source solo in presenza di una tensione di polariz- zazione tra gate e source sufficientemente elevata (V_GS> V_th per l’nmos e V_GS < V_th per il pmos). Questi mosfet sono detti di tipo enhancement : ad arricchimento. `E possibile realizzare anche transistor mosfet in cui si impianta un canale di conduzione tra source e drain gi`a durante il processo di fabbricazione, mediante la formazione con drogaggi opportuni di lamine di portatori di carica alla superficie tra substrato e gate. In questi transistor l’effetto della tensione di polarizzazione del gate `e di au- mentare la conduzione gi`a presente nel canale, oppure di diminuirla fino ad azzerarla completamente, a seconda della polarit`a della tensione applicata. Questi dispositivi sono detti di tipo depletion: ad impoverimento.

In fig. 7.12 sono riportate a confronto le curve IDS(VGS) per un mosfet a canale n di tipo enhancement (curve rosse) ed uno di tipo depletion (curve blu). Le relazioni funzionali per i due tipi di mosfet sono esattamente le stesse; unica differenza `e che le curve del mosfet di tipo depletion sono traslate a sinistra sull’asse delle tensioni V<sub>GS</sub> rispetto alle curve del tipo enhancement. In un caso a V<sub>GS</sub> = 0 si ha corrente I<sub>DS</sub> nulla; nell’altro caso si ha una corrente finita che pu`o essere variata in aumento o in diminuzione dalla tensione del gate.

Negli schemi elettrici i transistor di tipo depletion sono rappresentati con un simbolo simile a quello dei transistor enhancement. La sola differenza `e il segmento che connette source e drain e rappresenta il canale: nel primo caso `e continuo, nel secondo `e tratteggiato (fig. 7.14).

7.9. STRUTTURA DEL TRANSISTOR JFET 7-11

Figura 7.12: Curve IDS(VGS) per un mosfet di tipo enhancement (curve rosse) e di tipo depletion (curve blu) aventi eguali valori di K_n e |λ|.

7.9 Struttura del transistor jfet

La sigla jfet `e un acronimo per junction field effect transistor (transistor a giunzione ad effetto di campo).

Il transistor jfet mostra forti analogie con il transistor mosfet per quanto riguarda le caratteristiche elettriche, anche se il principio di funzionamento `e alquanto diverso.

Anche nel jfet abbiamo una tensione di polarizzazione ad un elettrodo gate (G) che modula la conduzione di un canale che connette un elettrodo source (S) ad un drain (D) (fig. 7.13). Il gate per`o non `e elettricamente isolato dal canale come nel mosfet, ma forma con questo una giunzione P-N . In condizioni operative normali questa giunzione `e contropolarizzata per cui anche qui si ha IG = 0 (a meno della corrente di saturazione inversa della giunzione).

A differenza di quanto avviene nel mosfet, la conduzione non viene modificata mediante un arricchimento od un impoverimento della concentrazione dei portatori nel canale, ma piuttosto variandone la sezione: una variazione della tensione di con- tropolarizzazione della giunzione gate-canale fa variare le dimensioni della regione di svuotamento. Normalmente il drogaggio della regione di gate (p⁺ in figura) `e molto pi`u forte di quello del canale (n), per cui una estensione o riduzione della zona di svuotamento avviene principalmente a spese od a vantaggio di quest’ultima regione.

Lo schema di principio del transistor jfet `e riportato in fig. 7.13. La regione del canale `e drogata N ; si tratta quindi di un jfet di tipo n o a canale n. Simmetricamente si possono realizzare jfet a canale p, invertendo la polarit`a dei drogaggi.

Anche nel jfet come nel mosfet la consistenza del canale varia in funzione della posizione tra drain e source per effetto della distribuzione della tensione VDS lungo il canale. Anche in questo caso si ha il fenomeno della strozzatura del canale (pinch- off) per valori di V_GS sufficientemente negativi o per valori di V_DS sufficientemente positivi (per il jfet di tipo n).

Figura 7.13: Schema di principio (in sezione) di un transistor jfet di tipo n. Il canale

`e costituito da semiconduttore N ; il gate da una o due regioni ad alto drogaggio di semiconduttore P , che forma giunzioni P-N con il canale. A destra `e riportato il simbolo per il jfet a canale n con l’indicazione delle polarizzazioni nelle condizioni operative normali. Per il jfet a canale p tutte le tensioni hanno polarit`a opposta ed il verso della freccia in corrispondenza del gate `e rovesciato.

7.10 Modulazione della corrente di canale nel transistor jfet

L’analisi del trasporto della carica attraverso il canale di un jfet porta alle stesse equazioni che sono state trovate nel caso del mosfet (eq. 7.9, 7.11 e 7.12, par. 7.4 e 7.5), con alcune differenze nei simboli, dovute alla tradizione.

La tensione di gate per la quale la corrente del canale si riduce a zero (strozza- mento del canale) prende il nome di tensione di pinch-off (VP) ed `e l’analogo della tensione di soglia V_th del mosfet.

Facendo riferimento ad un jfet a canale n come quello riportato in fig. 7.13, con VGS− V_P ≥ V_DS≥ 0 il dispositivo si trova nella regione lineare e vale la relazione:

I_DS = 2 I_DSS V_P²



V_GS− V_P −1 2V_DS



V_DS (7.13)

Il termine 2 I_DSS/V_P² `e l’analogo del coefficiente Kn della eq. 7.9.

Con VDS > VGS− V_P il dispositivo si trova nella regione di saturazione e vale la relazione:

I_DS = I_DSS



1 −VGS

V_P

2

(7.14) analoga alla 7.11 oppure, tenendo conto anche dell’effetto Early,

IDS = IDSS



1 −VGS

VP

2

(1 + λVDS) (7.15)

analoga alla 7.12.

Dalle ultime due relazioni si vede che la quantit`a I_DSS rappresenta la corrente I_DSnel canale in condizioni di saturazione con tensione di gate V_GS = 0, trascurando l’effetto Early.

Le curve riportate in fig. 7.9 per il transistor nmos sono quindi egualmente valide per il jfet a canale n, con gli opportuni valori per la tensione di gate VGS.

7.11. VARIET `A DI TRANSISTOR AD EFFETTO DI CAMPO 7-13 Infatti, delle due famiglie di curve in fig. 7.12, quelle appropriate al transistor jfet sono quelle di sinistra, relative al mosfet di tipo depletion: nel jfet alla tensione di gate V<sub>GS</sub> = 0 il canale ha il massimo della consistenza e la corrente I<sub>DS</sub> ha il valore massimo. L’applicazione di una tensione VGS via via pi`u negativa riduce la dimensione del canale e quindi il valore di I_DS, fino ad arrivare ad azzerare la conduzione per V_GS = V_P. Il valore di V_P `e sempre negativo per jfet a canale n e positivo per jfet a canale p. A differenza del mosfet, in condizioni operative normali la tensione V<sub>GS</sub> dovr`a essere sempre compresa tra V_P e 0 e non potr`a andare oltre lo zero, dovendo mantenere la condizione di contropolarizzazione della giunzione tra gate e canale.

7.11 Variet` a di transistor ad effetto di campo

Riassumendo, si possono avere transistor mosfet a canale n ed a canale p, ciascuno dei quali pu`o essere di tipo enhancement o di tipo depletion. Ognuno di questi pu`o avere il substrato collegato o non collegato costruttivamente al source.

Inoltre si possono avere transistor jfet a canale n ed a canale p.

In fig. 7.14 sono riportati i simboli con cui viene rappresentata negli schemi elettrici tutta questa variet`a di dispositivi.

Figura 7.14: Simboli utilizzati per rappresentare negli schemi elettrici le diverse variet`a di transistor ad effetto di campo.

7.12 Circuiti con transistor ad effetto di campo

7.12.1 Amplificatore common source

Due esempi di amplificatori common source realizzati con un transistor ad effetto di campo (fet ) sono riportati in fig. 7.15. Il primo (fig. 7.15a) impiega un nmos di tipo enhancement ; il secondo (fig. 7.15b) impiega un jfet a canale n o, equivalentemente,

un nmos di tipo depletion. I circuiti di polarizzazione sono diversi nei due casi. In

Figura 7.15: Due esempi di amplificatori common source. Il primo (a) utilizza un mosfet di tipo enhancement ; il secondo (b) un jfet (o, in alternativa, un mosfet di tipo depletion).

a) si richiede una tensione di gate positiva rispetto al source e la si ottiene dalla alimentazione V⁺ tramite il partitore R₁, R₂:

V_GS= R2

R₁+ R₂ · V⁺ (7.16)

Nel secondo caso la tensione V_GSdeve essere negativa: la resistenza R_Sporta il source alla tensione VS = IDS · R_S, mentre la resistenza RG mantiene il gate al potenziale V_G= 0. Di conseguenza V_GS = −I_DS·R_S. Questo schema di polarizzazione `e identico a quello che `e stato in uso per buona parte del secolo scorso per la polarizzazione dei tubi a vuoto (triodi, pentodi ecc.) utilizzati come amplificatori.

Anche in questi circuiti, come gi`a visto per il transistor bjt, i condensatori C_i e C_o isolano lo stadio amplificatore dagli altri circuiti per quanto riguarda le tensioni continue di polarizzazione, consentendo il solo passaggio dei segnali in corrente alter- nata. Il condensatore C_S in 7.15b cortocircuita la resistenza R_S per quanto riguarda i segnali, eliminando la reazione negativa che verrebbe altrimenti introdotta.

Come per gli altri casi, il funzionamento del circuito pu`o essere studiato ripor- tando sul grafico delle curve caratteristiche la retta di carico di equazione I_DS = (V⁺ − V_DS)/R_L ed esaminando lo spostamento del punto di lavoro al variare di vGS= VGS+ vgs e le conseguenti variazioni di vDS (fig. 7.16) oppure risolvendo per via numerica le equazioni del circuito.

Nel caso del circuito di fig. 7.15b si ha una retta di carico statica, corrispondente al comportamento del circuito in corrente continua, cio`e in pratica ignorando la presenza di C<sub>S</sub> (retta di carico in magenta in fig. 7.16b), ed una retta dinamica (in blu) per i segnali con frequenze per cui C<sub>S</sub> corrisponde ad un corto circuito: per segnali veloci vSrimane fermo al valore VS per effetto della presenza del condensatore CS e vD pu`o variare nell’intervallo tra V_S e V⁺; di conseguenza v_DS varia tra 0 e V⁺− V_S. 7.12.2 Modello per piccoli segnali per i transistor ad effetto di cam-

po

Nel caso di piccoli segnali (v_gs << V_GS e di conseguenza v_ds << V_DS e i_ds << I_DS)

`e possibile utilizzare un modello lineare del transistor mosfet o jfet ed effettuare i

7.12. CIRCUITI CON TRANSISTOR AD EFFETTO DI CAMPO 7-15

Figura 7.16: Curve caratteristiche e retta di carico per i due circuiti di fig. 7.15. Per il circuito b si hanno due rette di carico: una statica (in colore magenta), corrispondente al comportamento in corrente continua, ed una dinamica (in blu) che descrive il comportamento del circuito per quanto riguarda i segnali.

calcoli sul circuito lineare equivalente.

Delle quattro famiglie di parametri riportate al par. 5.4 per la descrizione dei dispositivi lineari a due porte, solo due sono utilizzabili nel caso dei transistor fet nella configurazione common source. Poich`e la corrente del gate `e praticamente nulla, almeno in corrente continua ed in bassissima frequenza, non ha molto senso scegliere i₁ come variabile indipendente: in questa configurazione il fet `e un dispositivo in cui il parametro di ingresso `e essenzialmente una tensione. Si utilizzeranno quindi i parametri g o m, a cui corrispondono i due circuiti lineari in fig. 7.17. In entrambi i

Figura 7.17: Circuiti lineari equivalenti per piccoli segnali per i transistor fet nella configurazione common source.

casi i parametri i ed r sono stati omessi in quanto di fatto nulli in corrente continua.

Nella regione di saturazione, dove viene solitamente posizionato il punto di lavoro del fet come amplificatore, il valore di g_os`e molto piccolo, in prima approssimazione zero se si trascura l’effetto della tensione di Early e quindi mos = ∞. Di conseguenza i parametri g sono i pi`u convenienti e i pi`u comunemente usati nel modello lineare dei fet.

Con i transistor ad effetto di campo `e possibile realizzare tutte le configurazioni circuitali viste nel caso del bjt, quindi in particolare l’amplificatore differenziale, il current mirror ed il source follower, che `e l’equivalente dell’emitter follower.

La differenza pi`u appariscente tra le prestazioni di transistor bjt e fet `e costituita ovviamente dal parametro di ingresso: i transistor ad effetto di campo hanno impe- denza di ingresso praticamente infinita, mentre il bjt presenta tipicamente impedenze di ingresso nel campo dai kΩ ai M Ω. Questo `e il motivo principale per cui oggi gli amplificatori operazionali hanno quasi invariabilmente uno stadio di ingresso che utilizza una coppia differenziale di fet, di solito emphjfet.

D’altra parte i transistor bjt presentano un altro vantaggio rispetto ai fet : a parit`a di corrente offrono un parametro g_f, e quindi un guadagno di tensione, maggiore.

Inoltre, allo stato attuale dell’arte, il massimo di stabilit`a ed il minimo di rumore di tensione si riesce ad ottenerli con i transistor bjt.

In conclusione i transistor fet saranno da preferire in tutte le applicazioni in cui si richiede il massimo di sensibilit`a in corrente, mentre i bjt daranno risultati migliori nei circuiti in cui la sensibilit`a in tensione `e l’obbiettivo principale.