Capitolo 1: Le reti WLAN ed il progetto “COFIN2002”

(1)

Indice

Introduzione i

Simboli ed abbreviazioni S-1

Capitolo 1: Le reti WLAN ed il progetto “COFIN2002”

Introduzione 1

1.1 Le reti LAN e WLAN 1 1.1.1 Evoluzione delle WLAN 3 1.2 Vantaggi e svantaggi delle Wireless LAN 3 1.3 Struttura di una rete 5 1.4 Architettura delle Wireless LAN 6 1.4.1 Livello MAC e Livello NIC 10 1.5 Tecniche di trasmissione e ricezione per WLAN 12

1.5.1 Tecnologia RF 12 1.5.2 Tecnologia IR 18 1.6 Standard WLAN 19 1.6.1 IEEE 802.11 20 1.6.2 IEEE 802.11b 21 1.6.3 IEEE 802.11a 21 1.6.4 HiPerLAN2 (High Performance LAN2) 23

1.6.5 Bluetooth 24

1.6.6 Swap 25

1.7 Il progetto “COFIN2002” 25

1.7.1 La Domotica 25 1.7.2 Il programma di ricerca 26

1.7.3 Questo lavoro 27

Capitolo 2: Teoria e Stato dell’arte dei Mixer per applicazioni a RF

Introduzione 29

2.1 Caratterizzazione dei Radioricevitori a RF 29

i

(2)

2.2 Architetture a RF e topologie circuitali 31 2.2.1 Ricevitori supereterodina (superhet) 31 2.2.2 Ricevitori omodina (a conversione diretta) 35 2.2.3 Ricevitori a doppio supereterodina 36

2.2.4 Ricevitori Low-IF 37 2.3 Descrizione funzionale e struttura fondamentale di un Mixer 37

2.3.1 La frequenza immagine 41 2.3.2 Tecniche di linearizzazione 43 2.3.3 Altre topologie tipiche 45 2.4 Metriche tipiche dei Mixer 47 2.4.1 Guadagno di conversione 47 2.4.2 Linearità 48

2.4.3 Rumore 53

2.4.4 Isolamenti 54 2.5 Stato dell’arte dei Mixer 56 2.5.1 Mixer per applicazioni WLAN 56 2.5.2 Mixer per Bluetooth, cordless (DECT) e GPS 58 2.5.3 Mixer per applicazioni GSM ed UMTS 59 2.5.4 Mixer per applicazioni con elevata reiezione (IRR) 60 2.5.5 Mixer per ricevitori omodina 62 2.5.6 Mixer per applicazioni very low power 63

Capitolo 3: Metriche tipiche dei Mixer in ambiente

CADENCE

^©

Introduzione 65

3.1 Cadence Design Systems

^©

66 3.2 Ambiente di simulazione: Analog Artist 67 3.2.1 Organizzazione di un progetto 68 3.2.2 Creazione di uno schema elettrico 69 3.2.3 Simulazione circuitale: Affirma 70 3.3 Tipologie di analisi 75

3.3.1 DC 76

3.3.2 AC e PAC 78 3.3.3 Transient 79

3.3.4 PSS 81

3.3.5 PXF 83

3.3.6 Pnoise 84

3.3.7 Parametric Analysis 85

ii

(3)

3.4 Metriche del Mixer in ottica Cadence 86 3.4.1 Caratteristiche dei dispositivi e polarizzazione 86 3.4.2 Impedenze di In/Out 87 3.4.3 Andamento nel tempo dei segnali 89 3.4.4 Linearità (CP

1dB

) 90 3.4.5 Linearità (IP3) 92

3.4.6 Conversion Gain 93 3.4.7 Reiezione della frequenza immagine 95

3.4.8 Rumore 96

3.4.9 Isolamenti 97

Capitolo 4: Progettazione di un Mixer integrato a reiezione della frequenza immagine per applicazioni WLAN a 5-6 GHz

Introduzione 98

4.1 Flusso di progetto 99 4.2 La tecnologia a nostra disposizione 101 4.3 Schema a blocchi generale di riferimento 102 4.4 Descrizione e progettazione analitica dei singoli blocchi circuitali 103

4.4.1 Filtri Polifase 104 4.4.2 Amplificatore differenziale 118 4.4.3 Cella di Gilbert 123 4.4.4 Buffer (Emitter Follower, CC) 127

4.4.5 Sommatore 131 4.4.6 Reti di polarizzazione: specchi di corrente 136

Capitolo 5: Simulazioni circuitali e risultati

Introduzione 139

5.1 Linee guida alla progettazione assistita (CAD) 140

5.2 Specifiche di progetto 141 5.3 Circuiti di test e Balun 143

5.4 Caratterizzazione della tecnologia 144 5.4.1 Dispositivi attivi (BJT) 145 4.4.2 Caratteristiche di uscita dei BJT 147

4.4.3 Rumore 148

4.4.4 Calcolo del g

m

149 5.5 Down-Converter 150

iii

(4)

5.6 Stadio LO 158

5.6.1 PPOL 158

5.6.2 AD 161

5.7 Stadio IF 163

5.7.1 Buffer 164

5.7.2 PPIF 166

5.7.3 Sommatore 169 5.8 Risultati delle simulazioni del circuito complessivo 173

5.8.1 Forme d’onda di uscita 173

5.8.2 Impedenze 174 5.8.3 Linearità: CP

1dB

ed IP3 175

5.8.4 Rumore 176

5.8.5 Conversion Gain (G

C

) 177 5.8.6 Riepilogo 178 5.9 Risultati delle simulazioni di LNA e Mixer 179

Capitolo 6: Layout e simulazioni Post-Layout

Introduzione 182

6.1 Utilizzo di Cadence per la realizzazione del Layout 183 6.2 Linee guida seguite per la progettazione del Layout 184

6.3 Componenti di libreria 186

6.4 PAD 188

6.5 Dimensionamento delle piste di interconnessione 189

6.6 Layout dei sottocircuiti 190

6.6.1 PPOL 190

6.6.2 Amplificatore differenziale 191 6.6.3 Down-Converter 191

6.6.4 Buffer 193

6.6.5 PPIF 194

6.6.6 Sommatore 194 6.7 Layout definitivo 195 6.8 Simulazioni post-Layout 197

Conclusioni 202

Appendice A-1

Bibliografia B-1

iv