Schema di principio del SCA di una MMU

Schema di principio del SCA di una MMU

Memory Management Unit

Processore tipo PD32 e memoria

organizzata con un banco a 32 bit (4 byte)

Si ipotizza che ci sia sempre allineamento dei

byte e che si accedano sempre a 4 byte

AAC - Valeria Cardellini, A.A. 2007/08 2

Esempio di cache con blocchi da 16 parole Esempio di cache con blocchi da 16 parole

(ogni parola da 4 byte) (ogni parola da 4 byte)

• E’ la cache del processore Intrisity FastMATH del processore Intrisity FastMATH , un processore embedded basato sull’architettura MIPS

• Cache istruzioni e cache dati separate, da 16 KB ciascuna e con blocchi di 16 parole (parole da 32 bit, cioè da 4 byte) n = 32

s = log

(16KB/64B) = 8

r = log

(64) = 6, di cui

4 identificano la parola all’interno del blocco,

2 il byte all’interno della singola parola

18

Possibile organizzazione della memoria di una cache ad accesso diretto

a

…a

a

…a

d

…d

tag₁₇…tag₀

MR MW CS

MR MW CS

a

…a

d

…d

a

…a

d

…d

MR MW CS

MR MW CS

CS=1

a

…a

. . .

flag

index

MR MW

CS

Parola 0 Parola 1

Parola 15

a

…a

a

…a

d

…d

tag₁₇…tag₀

MR MW CS

MR MW CS

a

…a

d

…d

MR MW CS

MR MW CS

CS=1

a

…a

. . .

flag

MR MW

CS

Parola 0 Parola 1

Parola 15 MDR

SCHEMA SEMPLIFICATO LETTURA DEL PROCESSORE

Le connessioni disegnate servono solo per permettere il trasferimento dati dalla cache verso il processore, nel caso di miss il segnale di controllo MR generato dal PROCESSORE va in alta

impedenza e il suo controllo passa allo SCO dell’MMU che lo forza a zero, lo rimette ad 1 a fine fase acquisione del blocco dalla memoria

hit/miss

MAR

comparatore

a

…a

MUX

a

…a

OK

s

r

d

…d

Memoria organizzazione in moduli (a byte) (come nel PD32)

Address BUS (30 bit) Data BUS (32 bit)

a

…a

a

…a

d

…d

d

…d

a

…a

d

…d

a

…a

d

…d

Mb₃ Mb₂ Mb₁ Mb₀

MR MW CS

MR MW CS

MR MW CS

MR MW CS

a

…a

a

…a

d

…d

tag₁₇…tag₀

MR MW CS

MR MW CS

a

…a

d

…d

d

…d

MR MW CS

MR MW CS

a

…a

. . .

flag

MR MW

CS Parola 15 Parola 1 Parola 0

MAR CAR

registro contatore Load

Incr.

Verso banco memoria AB

30 bit

da banco memoria DB

32 bit Bus da 32 bit

a

…a

1

Contatore Modulo 16

inc TC

SCHEMA SEMPLIFICATO SCRITTURA DATI DALLA MEMORIA

Le connessioni disegnate servono solo per permettere il trasferimento dati dalla MEMORIA verso la cache, questa parte si attiva in caso di miss, lo SCO dell’MMU oltre a generare MW per i propri Moduli di memoria generare i MR verso il banco di memoria esterno.

a

a

a

a

0 0 0 0

a

a

a

OK

s

r

registro

Verso banco memoria AB

26 bit (più significativi)

AB

4 bit (meno significativi)

a

a

a

load inc

Contatore Modulo 16

TC

Ottimizzazione CAR con contatore modulo 16