Lista delle figure v

(1)

Indice

Lista delle figure v

Introduzione 1

1 Software Defined Radio 3

1.1 Introduzione . . . . 3

1.2 Storia . . . . 4

1.2.1 SPEAKeasy . . . . 4

1.2.2 Joint Tactical Radio System (JTRS) . . . . 7

1.2.3 Applicazioni commerciali . . . . 8

1.2.4 Applicazioni amatoriali . . . . 8

1.3 Struttura di una SDR . . . . 9

1.3.1 Ricevitore a frequenza intermedia . . . . 10

1.3.2 Campionamento in banda passante . . . . 11

2 Il progetto ESA “SoftRec” 13 2.1 Architettura Hardware . . . . 13

2.1.1 Conversione RF-IF . . . . 14

2.1.2 Scelta della frequenza di campionamento . . . . 15

2.1.3 Signal Tap . . . . 16

2.2 Architettura Software . . . . 18

2.2.1 Contenuto del sengale gps . . . . 18

2.2.2 Conversione Banda Base . . . . 20

2.2.3 Acquisizione . . . . 21

2.2.4 Tracking . . . . 24

2.2.5 Navigazione e Positioning . . . . 25

(2)

ii INDICE

3 USRP e Gnuradio 29

3.1 Struttura generale . . . . 29

3.2 Caratteristiche hardware della motherboard . . . . 30

3.2.1 Convertitori AD/DA . . . . 30

3.2.2 Field Programmable Gate Array (FPGA) . . . . 31

3.2.3 Digital Down Converter (DDC) . . . . 33

3.3 USRP2 . . . . 34

3.4 Daughterboards . . . . 36

3.4.1 DBSRX . . . . 37

3.4.2 Basic RX e Basic TX . . . . 38

3.4.3 LFTX e LFRX . . . . 39

3.4.4 TVRX . . . . 39

3.4.5 Serie RFX e XCVR2450 . . . . 40

3.5 GNU Radio . . . . 42

3.6 Struttura di un modulo Gnu Radio . . . . 43

3.6.1 C++ . . . . 44

3.6.2 SWIG . . . . 45

3.6.3 Python . . . . 46

3.7 Librerie comuni al progetto . . . . 47

3.7.1 Type conversion . . . . 48

3.7.2 Signal Sink e Source . . . . 49

3.7.3 Filter . . . . 50

3.8 Grafo di programmazione . . . . 50

4 Implementazione 55 4.1 Hardware . . . . 55

4.2 Driver . . . . 59

4.3 Conversione in Banda Base . . . . 61

4.3.1 Modulo originale . . . . 61

4.3.2 Nuovo modulo . . . . 62

4.4 Acquisizione e Tracking . . . . 65

4.4.1 Acquisizione . . . . 65

4.4.2 Tracking . . . . 67

(3)

INDICE iii

4.5 Ipotesi implementativa . . . . 68

Conclusioni 71

A Segnale in uscita dall’USRP 73

B Circuiti 75

B.1 Circuito della DBSRX . . . . 75 B.2 Circuito della MAX2118 . . . . 76

C Codice sorgente di howto square ff 77

C.1 Sorgente di howto square ff.h . . . . 77 C.2 Sorgente di howto square ff.cc . . . . 78

Lista degli acronimi 79

Bibliografia 81

Ringraziamenti 85

(4)

(5)

Elenco delle figure

1.1 Esempi di unit`a JTRS . . . . 7

1.2 Schema a blocchi di una software radio a conversione diretta. . . . 9

1.3 Famiglie di ricevitori a frequenza intermedia. . . . 10

1.4 Segnale passa banda. . . . 11

1.5 Segnale campionato con f

s

tale da non generare aliasing. . . . 11

1.6 Frequenza di campionamento uniforme al variare del limite superiore di banda . . . . 12

2.1 Architettura generale di SoftRec . . . . 13

2.2 Architettura hardware di SoftRec . . . . 14

2.3 Struttura hardware del front-end. . . . 15

2.4 Signal Tap Gps. . . . 17

2.5 Catena di signal processing (signal tap). . . . 17

2.6 Ordinamento dei bit quantizzati (signal tap). . . . 18

2.7 Schema tipico di un ricevitore GPS/EGNOS. . . . 18

2.8 Composizione delle trame del GPS. . . . 19

2.9 Schema di conversione in banda base. . . . 20

2.10 Schema di Acquisizione per GPS/EGNOS. . . . 22

2.11 Schema del modulo di acquisizione non coerente del codice. . . . 23

2.12 Schema del modulo di tracking (GPS). . . . 24

2.13 Schema del modulo di tracking (EGNOS). . . . 25

2.14 Posizione in tre dimensioni. . . . 26

3.1 USRP motherboard. . . . 30

3.2 Schema a blocchi di una AD9862. . . . 31

3.3 FPGA, particolare di una motherboard USRP. . . . 32

3.4 Diagramma del ramo RX di una USRP. . . . 32

(6)

vi ELENCO DELLE FIGURE

3.5 Diagramma a blocchi di un digital down converter. . . . 33

3.6 Mother board USRP2. . . . 34

3.7 USRP, motherboard . . . . 36

3.8 Daughterboard DBSRX. . . . 37

3.9 Daughterboard DBSRX. . . . 38

3.10 Daughterboard famiglia BASIC. . . . 39

3.11 Daughterboard famiglia LF. . . . 40

3.12 Daughterboard TVSRX. . . . 41

3.13 Daughterboard RFX2400. . . . 41

3.14 Struttura di un modulo GNU radio . . . . 43

3.15 Blocchi del signal processing . . . . 48

3.16 Grafo del dialtone, relativo a Listato 3.4 . . . . 53

4.1 Drift di frequenza del USRP. . . . 57

4.2 Interazione Signal Tap e SoftRec. . . . 59

4.3 Particolari del driver (USRP). . . . 60

4.4 Interazione USPR e SoftRec. . . . 60

4.5 Schema di conversione in banda base. . . . 61

4.6 Deinterleaving. . . . 62

4.7 Canali I/Q. . . . 63

4.8 Scelta della soglia di acquisizione. . . . 65

4.9 Picchi di correlazione di tre satelliti (acquisizione). . . . 66

4.10 Tracking. . . . . 67

4.11 Progetto di un filtro di loop del terzo ordine. . . . 68

4.12 Diagramma a blocchi di un filtro del terzo ordine. . . . 69

B.1 Daughterboard dbsrx (circuito). . . . 75

B.2 MAX2118 (schema elettrico). . . . 76