Universit`
a di Pisa
Facolt`
a di Ingegneria
Corso di Laurea in Ingegneria Elettronica
Tesi di Laurea Specialistica
Progetto di un moltiplicatore
analogico CMOS
Candidato:
Relatore:
Marco Sammartano
Prof. Paolo Bruschi
Correlatore:
Ing. Michele Dei
.
Alla mia famiglia che tanto mi `e mancata in questi lunghi anni...
Indice iii
Introduzione v
1 Moltiplicatori analogici 1
1.1 Principi di funzionamento . . . 3
1.1.1 Moltiplicatori realizzati con transconduttori lineari . . 4
1.1.2 Moltiplicatore logaritmico . . . 6
1.2 Applicazioni comuni dei moltiplicatori . . . 8
1.3 La cella di Gilbert . . . 17
1.4 Moltiplicatori MOSFET . . . 21
1.4.1 Architetture elementari . . . 24
1.4.2 Moltiplicatori in zona lineare . . . 27
1.4.3 Moltiplicatori in zona di saturazione . . . 32
1.5 Circuiti commerciali . . . 40
2 Moltiplicatore 43 2.1 Principio di funzionamento . . . 45
2.2 Tecnica di linearizzazione del Gm1Gm2 . . . 50
2.3 Lo splitter di corrente . . . 55
2.3.1 Test dello Splitter di corrente . . . 63
2.4 Transconduttore lineare . . . 67
2.5 Stadio di uscita . . . 79
2.6 Circuito di bias . . . 80
3 Progetto del Test Chip 88 3.1 Risultati delle simulazioni del Moltiplicatore . . . 89
Indice iv
3.2 Organizzazione della Top cell . . . 98
3.2.1 Rete di calibrazione della correte Ir . . . 100
3.2.2 Rete di calibrazione della molteplicit`a della seconda coppia differenziale . . . 102
3.2.3 Schema completo della cella da realizzare . . . 106
3.3 Realizzazione del layout . . . 108
3.3.1 Layout dello splitter di corrente . . . 112
3.3.2 Layout catena di bias . . . 116
3.3.3 Layout della sezione di uscita del moltiplicatore . . . . 118
3.3.4 Layout transconduttore lineare . . . 118
3.3.5 Layout della cella completa . . . 119
Conclusioni 121
Codice Matlab per lo studio della linearizzazione della
caratte-ristica Gm1Gm2 123
L’elaborazione dell’informazione `e realizzata attualmente in prevalenza per via digitale: in genere la tendenza `e quella di trovare circuiti puramente ana-logici soltanto in determinate applicazioni in cui non se ne pu`o fare a meno. Esiste infatti un’aforisma della progettazione elettronica che raccomanda di adottare la soluzione analogica soltanto nei casi in cui la soluzione digitale non pu`o sopperire alle specifiche di un’applicazione. Esistono tuttavia alcune applicazioni in cui l’approccio analogico `e saldamente affermato, sia a causa delle prestazioni richieste al circuito (velocit`a, potenza dissipata, area) non raggiungibili da un sistema digitale, sia per le caratteristiche intrinseche della funzione stessa da realizzare, per esempio l’amplificazione. In particolare un sistema di qualsiasi tipo presenta la necessit`a di interfacciarsi con il mondo esterno attraverso sistemi di trasmissione, sensori e attuatori. La presenza di interfacce analogiche garantisce al sistema la possibilit`a di comunicare con l’esterno e di rendere disponibili le funzionalit`a necessarie. Circuiti analogici di questo tipo sono sempre pi`u comuni nei cosiddetti SOC (System On Chip) e nei SOP (System On Package), ovvero sistemi che contengono sullo stesso chip o nello stesso package sensori, elettronica per il condizionamento del segnale e circuiti VLSI digitali. Aumenta quindi la richiesta di circuiti che implementino funzioni basilari come la moltiplicazione analogica di segna-li, che siano completamente integrati e che, preferibilmente, siano progettati per processi CMOS, in modo da permettere l’integrazione simultanea di celle analogiche e digitali senza un aggravio in termini di costo.
La moltiplicazione analogica `e una delle operazioni pi`u importanti dell’ela-borazione analogica real time ed `e una funzione indispensabile per il con-dizionamento non lineare del segnale. L’obiettivo di questa tesi `e quello di presentare il progetto di un moltiplicatore analogico a quattro quadranti in tecnologia CMOS basato su un principio di funzionamento originale. Questo
Introduzione vi
principio `e la linearit`a della caratteristica del prodotto delle transconduttan-ze, in funzione della la corrente di polarizzazione, di due coppie differenziali CMOS poste in cascata. Il blocco base del moltiplicatore, denominato split-ter di corrente, `e costituito da due stadi differenziali in cascata. Combinando opportunamente le correnti di uscita di due splitter di corrente, si ottiene una caratteristica proporzionale al prodotto della corrente e della tensione di ingresso. Il circuito `e stato completato con un transconduttore lineare, per avere entrambi gli ingressi in tensione, ed `e stata aggiunta una rete, composta da specchi di corrente a larga dinamica, per effetture le operazioni necessarie sulle correnti ed ottenere un’uscita del moltiplicatore single-ended in tensio-ne . Un circuito ausiliario di bias `e stato poi sviluppato per generare tutte le correnti e le tensioni di riferimento necessarie per il funzionamento delle varie parti del sistema.
Nel Capitolo 1 verr`a fatta una introduzione all’operazione di moltiplicazio-ne analogica fra segnali, facendo una panoramica di alcumoltiplicazio-ne applicazioni di uso comune. Il moltiplicatore non `e utile solamente dal punto di vista com-putazionale per realizzare semplici moltiplicazioni e divisioni di segnali ma pu`o essere anche utile nei sistemi di comunicazione per la modulazione e demodulazione dei segnali, in filtri a tempo continuo, e nei processi di con-trollo industriali. Verranno presentate alcune topologie elementari presenti in letteratura ponendo maggiore attenzione alle soluzioni CMOS sia per il caso particolare presentato sia per l’importanza che questa tecnologia ricopre nell’ambito della progettazione di circuiti integrati. Per quanto riguarda la tecnologia bipolare `e stata presentata la cella di Gilbert come circuito che, oltre alla notevole rilevanza storica, `e la topologia di riferimento degli attuali circuiti moltiplicatori/divisori ad elevate prestazioni che si trovano in com-mercio.
Nel Capitolo 2 verr`a presentato il principio di funzionamento del moltiplica-tore e lo sviluppo del circuito current splitter con un’accurata descrizione del metodo di sintesi adottato per ottenere una caratteristica lineare del circuito. Verranno di seguito sottolineate alcune soluzioni adottate per compensare gli effetti delle derive termiche sul circuito. Nello stesso capitolo verranno presentati i progetti del transconduttore lineare, della rete di uscita del mol-tiplicatore e del circuito ausiliario di bias.
Nel Capitolo 3 verranno mostrati i risultati delle simulazioni effettuate sul circuito moltiplicatore. Verr`a presentata la pianificazione della cella di test, con l’aggiunta di una rete di calibrazione degli splitter con lo scopo di studia-re attraverso i test effettuati in futuro la tecnica di linearizzazione adottata. Infine verr`a presentato il layout di tutto il sistema con la descrizione di tutte le precauzioni prese nei confronti di tutti i punti deboli del circuito. Per que-sto progetto `e stato utilizzato il processo BCD6s della ST-Microelectronics. Allo scopo di presentare un lavoro compatibile con processi CMOS standard, il progetto `e stato realizzato utilizzando solo la libreria di processo caratteriz-zata da una tensione di alimentazione di 3.3V e sono stati utilizzati solo quei componenti che si possono ritrovare in un processo CMOS digitale standard.
