Conclusioni
Conclusioni e sviluppi futuri
In questo lavoro di tesi si è trattata la realizzazione di un processore FFT/IFFT in tecnologia FPGA per applicazioni UWB. Si è voluta altresì fornire una panoramica piuttosto esaustiva sugli standard di comunicazione che utilizzano la modulazione OFDM, vale a dire xDSL, 802.11 e DVB-T/H, fornendo anche per questi una possibile implementazione FPGA del core FFT/IFFT. Ciò è stato possibile utilizzando un nuovo tipo di approccio per la realizzazione di moduli IP per FFT/IFFT a bassa complessità, che scevra il designer da onerose simulazioni. Partendo da un programma in C++, originariamente nato per applicazioni xDSL e in questo lavoro riadattato per elaborare anche sugli altri standard, è stato possibile caratterizzare il core secondo parametri di volta in volta differenti, cambiando così la struttura stessa del core per quanto riguarda la codifica degli ingressi, lunghezza della FFT, numero degli stadi in cascata, dimensioni delle memorie. Il dimensionamento dell'aritmetica di macchina è stato effettuato scegliendo, tra fixed point, BFP e
Conclusioni
CBFP, l'approccio che meglio si coniugava con l'accuratezza numerica e le specifiche richieste in termini di SNR, cercando di minimizzare il più possibile il bit-width dei dati. Attraverso una approfondita analisi delle prestazioni ottenute, si è pervenuti alle configurazioni ad hoc del core per ciascuno standard. La fase di sintesi in tecnologia FPGA è stata condotta parallelamente alla sintesi in tecnologia CMOS Standard Cells ed i risultati sono stati desunti da un confronto tra le due. In particolare si è potuto constatare come la sintesi in tecnologia FPGA del core FFT/IFFT per applicazioni UWB sia del tutto sconveniente in un ottica consumer, essendo la sua realizzazione improponibile su dispositivi a bassa complessità quali quelli appartenenti alla famiglia Spartan di Xilinx, e necessitando per via delle proprie specifiche per operare in real time di dispositivi più complessi quali i Virtex-4. Da sottolineare inoltre come, nonostante si riesca a pervenire ad una sintesi su quest'ultima famiglia di dispositivi, i notevoli costi del dispositivo e il notevole dispendio di potenza lo rendono del tutto inadatto per l'implementazione su apparecchiature portatili. Non si è voluta escludere comunque la possibilità di poter inserire una realizzazione in tecnologia FPGA del core per UWB come stadio prototipale all'interno di un flusso di progetto ASIC. Per ciò che concerne gli altri core sintetizzati per gli standard xDSL, 802.11n e DVB-T/H, la realizzazione in tecnologia FPGA da i suoi frutti già sui dispositivi della famiglia Spartan-3, coniugando bassi costi di realizzazione con un contenuto impiego di potenza. Per quanto concerne la sintesi del processore FFT/IFFT in tecnologia CMOS, sono stati presentati i risultati di sintesi logica ottenuti con il tool Synopsys su standard cells a 65 nm. Si è potuto constatare come il core sia implementabile in ciascuna delle configurazioni previste dai quattro standard esaminati, ottenendo elaborazione in real-time con consumi di potenza compatibili con applicazioni wireless.
