Elettronica analogica e digitale

Elettronica analogica e digitale

(definizioni e caratteristiche generali)

E.Gandolfi

2

Definizione di segnale

• Segnale : una qualunque grandezza fisica variabile a cui è associata una informazione

• Il segnale, in certi casi, può essere

schematizzato come funzione matematica Y = f(X

, X

, X

)

con X

, X

, X

variabili generiche:

ES: ECG, immagine statica, immagine

variabile

Classificazioni di segnali

(in base ai valori assunti dalla variabile indipendente)

• Segnali a tempo continuo: il dominio della funzione ha la cardinalità dei numeri reali; la variabile indipendente può assumere con

continuità tutti i valori compresi in uncerto intervallo (funzione continua X(t), Y(t))

• Segnali a tempo discreto: il dominio della

funzione ha la cardinalità dei numeri interi ; tali sequenze in matematica vengono chiamate

successioni e nella teoria dei segnali sequenze

numeriche X[n], Y[n]

4

Classificazioni di segnali

(in base ai valori assunti dalla variabile dipendente)

• Segnali ad ampiezza continua: il codominio

della funzione ha la cardinalità dei numeri reali; la variabile dipendente può assumere con continuità tutti i valori compresi in un certo intervallo:

segnale acustico, andamento della temperatura

• Segnali ad ampiezza discreta: il codominio della funzione ha la cardinalità dei numeri interi,

ovvero la variabile dipendente può assumere solo un numero limitato di valori in un dato intervallo:

segnale morse…

Definizioni di segnali

Segnali a tempo continuo

• Segnali analogici : sono i segnali a tempo continuo e ad ampiezza

continua.

• Segnali quantizzati: sono i segnali a tempo continuo ed ampiezza discreta;

X(t)

t

t X(t)

6

Definizioni di segnali

Segnali a tempo discreto

• Segnali a tempo discreto ed ampiezza continua, usati nei Digital Signal Processing(DSP).

• Segnali numerici: sono i segnali a tempo e ad ampiezza discreta, a questa categoria appartengono

anche i segnali digitali nei quali la discretizzazione del tempo può

essere asincrona o sincrona con un clock ;

X[n]

t

X[n]

t

+1 +2

-1 -2

Definizione di segnali

(in base ai valori assunti dalla variabile dipendente)

• Segnali periodici ed aperiodici: un segnale è periodico che si “ripete” dopo un intervallo temporale T

detto periodo x(t) = x(t+T

), diversamente è aperiodico.

(tale definizione vale sia per i segnali a tempo continuo che per i segnali a tempo discreto nel qual caso x[n]= x[n]+N

)

• Segnali determinati e aleatori: un segnale è determinato se è possibile conoscere a priori il

valore assunto in un certo istante( segnale prodotto in laboratorio da un generatore di forme

d’onda…), diversamente è aleatorio

8

Proprietà dei segnali determinati

• Per i segnali periodici è possibile definire 3 caratteristiche:

– L’energia:

– La potenza:

– Il valor medio temporale:

dt t x E ^







 | ( )² | E_x 



dt t T x

P E

T

T T x

T

x ^{T }









 

 ^/2

2 /

|2

) (

| lim

lim

dt t x x

T

T T

m ^





  ^/2 2 /

) ( lim

Proprietà dei segnali periodici

• Per i segnali periodici le proprietà energia, potenza e valor medio diventano:

– L’energia a rigore è infinita:

– La potenza può essere riferita al periodo:

– Il valor medio può essere riferito al periodo – :

dt t T x

P E

T

T x

x ^{T }





 ^/2

2 /

|2

) (

|

dt t x x

T T T

m ^





  ^/2 2 /

) ( lim

10

Elettronica digitale

• L’organizzazione delle informazioni nel campo digitale si basa su una struttura “binaria” ovvero utilizzando la discretizzazione in ampiezza utilizza solo due soli valori logici “0” e “1”.

• L’algebra di Boole è la base su cui si fonda l’elaborazione elettronica di segnali digitali.

• Ai valori logici vengono associati degli intervalli di tensione che cambiano a seconda della

tecnologia che caratterizza i componenti

elettronici utilizzati per costruire le porte logiche

ed in generale i sistemi di elaborazione digitale

Elettronica digitale

• L’utilizzo di intervalli da associare ai valori logici:

– semplifica le soluzioni circuitali;

– aumenta l’immunità al rumore.

X(t)

t

Segnale analogico

“1” logico

“0” logico t

X(t)

Segnale digitale

12

Algebra di Boole

• Nel 1847 il Matematico inglese George Boole espose nel libro

“Mathematical Analysis of Logic” le regole fondamentali di un algoritmo ( l’algebra binaria)per studiare i problemi della logica deduttiva, algoritmo che sviluppò e completò in una seconda opera pubblicata nel 1958 : “An Investigation of the laws of tougth”

• L’algebra binaria comprendeva solo 2 valori “0” e “1” logici per

distinguerli dallo “0” e “1” aritmetici e si prestava bene ad formalizzare proposizioni logiche che potevano, secondo la logica aristotelica, essere vere o false.

• L’algebra binaria fu applicata solo alla logica fino a quando Shannon nel 1938 pensò di utilizzarla per i circuiti commutazionali in quanto lo

“0” e ”1” si prestavano bene a descrivere interruttori , contatti,

…“chiusi” e “aperti”

Algebra Booleana e Teoria degli insiemi

La Teoria degli insiemi o Algebra degli insiemi è formalmente simile all’algebra booleana a condizione che:

• Le variabili logiche siano concepite come sottoinsiemi di un insieme universo U

• Il prodotto logico *(AND) sia interpretato come l’intersezione fra insiemi

• La somma logica +(OR) sia interpretata come l’unione fra insiemi

• Il valore logico “1 ( elemento neutro rispetto al *) sia sostituito dall’insieme universo (insieme neutro rispetto all’intersezione)

• Il valore logico “0” ( elemento neutro rispetto al +) sia sostituito dall’insieme  (insieme neutro rispetto all’unione)

E’ possibile quindi dimostrare le proprietà e i teoremi dell’algebra booleana, mediante i diagrammi di Venn

14

Algebra di Boole

Definizioni e proprietà

• L’algebra booleana considera solo 2 elementi : “0” e ”1”

• Vengono definite delle operazioni di:

– Somma logica:

• 0 + 0 = 0

• 0 + 1 =1

• 1 + 0 = 1

• 1 + 1 =1

– Prodotto logico

• 0 * 0 = 0

• 0 * 1 = 0

• 1 * 0 = 0

• 1 * 1 = 1

– Negazione( con la / si intende il valore negato)

• /0 =1

• /1 =0

– La somma e il prodotto sono commutative

La teoria degli insiemi può essere usata per dimostrare le proprietà dell’algebra Booleana (con Ø si intende l’insieme vuoto e con A l’insieme Universo)

Somma logica

• Ø U Ø = Ø

•Ø U A =A

•A U Ø =A

•A U A=A

Analogamente si può operare per il prodotto logico e la negazione

Algebra di Boole

Le variabili

• Una variabile nella logica binaria può assumere solo il valore “0” o “1”

• Per le variabili binarie si definiscono le operazioni di negazione, somma e prodotto logico ed in particolare avremo

x + 1 = 1 x + 0 = x x + x = x

x * 1 = x x * 0 = 0 x * x = x

Inoltre valgono le proprietà commutativa , associativa e distributiva.

Inoltre

x + /x =1 x * /x =0

//x =x

16

Algebra di Boole

Le funzioni

• Si dice che una variabile Y è funzione delle variabili x₁,x₂,…x_n se esiste un criterio che fa corrispondere in modo univoco un valore di Y per ogni valore delle variabili x1,x2,…xn

• Tale metodo può essere rappresentato da una “tavola di verità” o da una espressione algebrica contenente le variabili in oggetto legate dai segni di somma, prodotto e negazione.

• Ogni tavola di verità può trovare una corrispondente espressione logica, chiamata forma canonica, o sotto forma di SOP(Sum Of Product)

considerando tutti i termini( minterm) che danno uscita “1” o come POS( Product Of Sum) considerando tutti i termini che danno come uscita “0”

Algebra di Boole

Metodi di semplificazione di una funzione logica

Data una espressione SOP è possibile utilizzare dei teoremi che ne permettono la semplificazione:

• X + XY = X I° teorema dell’assorbimento

– Infatti X(1+Y) = X

• X + /XY = X + Y II° teorema dell’assorbimento

– Infatti X+/XY = (X+XY) +/XY = X+(XY+/XY)=X+Y

• XY +YZ + /XZ = XY+/XZ III° teorema dell’assorbimento

– Infatti si può verificarlo dando a XYZ tutte le 8 possibili combinazioni e verificando che YZ è sempre uguale a (XY+/XZ)

• Nella pratica è comunque più comodo utilizzare, quando è possibile le mappe di Karnaugh, un sistema grafico basato sulla semplificazione XY+/XY = Y , che risulta più rapido e con meno probabilità di errore

18

Algebra di Boole

Le funzioni logiche espresse come SOP o POS

• Consideriamo la seguente funzione logica espressa tramite la tavola di verità

• Usando la rappresentazione SOP si considerano i minterm( i prodotti

corrispondenti alle righe che hanno Z=1) prendendo le variabili in modo diretto( se compaiono come 1) o negato( se compaiono come 0)

X1 X2 X3 Z

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Z = /X1X2/X3 + /X1X2X3 + X1/X2/X3 + X1X2/X3 + X1X3X4

•Usando la rappresentazione POS si considerano i maxterm(le somme

corrispondenti alle righe che hanno Z=0) prendendo le variabili in modo diretto( se compaiono come 0) o negato( se compaiono come 1)

Z = (X1+X2+X3)(X1+X2+/X3)(/X1X2X3)

Infatti Z = //Y = //[/X1X2/X3 + /X1X2X3 + X1/X2/X3 + X1X2/X3 + X1X3X4]

Applicando De Morgan 2 volte Z=//Y= /(X1X2/X3)/( /X1X2X3)/( X1/X2/X3)/

( X1X2/X3)/(X1X3X4)=(/X1+/X2+X3)(X1+/X2+X3)(/X1+X2+X3)(/X1+/X2+X3) (/X1+/X2+/X3)

Le due espressioni si può dimostrare che sono equivalenti e semplificate portano alla Z = X2 + X3X1

Algebra di Boole

Le mappe di Karnaugh

• Si introduce una rappresentazione tabellare equivalente alla tavola di verità, ma nella quale si passa da una casella a quella successiva con una sola variabile che cambia

• Quindi si raggruppano a gruppi di 2,4,8… le caselle contigue orizzontalmente o verticalmente che contengono gli 1, esplicitando per ogni raggruppamento un

prodotto contenente le variabili che non cambiano all’interno del raggruppamento.

La somma di questi prodotti è la funzione semplificata

• Ai fini della semplificazione una casella può essere considerata più volte

X1 X2 X3 Z

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

0 0 1 1

0 1 1 1

X2,X1

00 01 11 10

X3 0

1

20

Elettronica digitale

• L’elettronica digitale utilizza circuiti combinatori e sequenziali.

• In un circuito combinatorio l’uscita

dipende unicamente dai valori logici assunti dagli ingressi quindi rappresenta la sintesi di una funzione logica.

• In un circuito sequenziale l’uscita dipende oltre che dagli ingressi, anche dalla “storia”

precedente

Elettronica digitale

• L’elettronica digitale utilizza i valori logici

“0” e “1” anche per rappresentare

– numeri,

– caratteri alfanumerici, – comandi,

– istruzioni – …..

Per mezzo di opportune codifiche.

22

Elettronica digitale

• I componenti fondamentali che permettono di realizzare tutti i circuiti digitali ovvero di fare la sintesi di una

funzione logica, sono le “porte logiche” relative ai circuiti di base: NOT, AND, OR, NAND…

NOT OR

AND

NOR

NAND Circuiti di base

Circuiti universali

Le porte logiche modificano l’informazione

I=X U=X

I=X C

U=X se C=0 U=1 se C=1 I=X

C

U=X se C=1 U=0 se C=0

Se C=0 l’informazione passa Se C=1 l’uscita è bloccata a 1

Se C=1 l’informazione passa Se C=0 l’uscita è bloccata a 0

I=X U=X se C=0

U=X se C=1

Se C=0 l’informazione passa Se C=1 l’informazione è invertita

24

Elettronica combinatoria

• Un circuito combinatorio rappresenta la sintesi di una funzione logica.

– Si chiama sintesi il processo che, partendo da una

funzione logica(y= f(x

,x

,..x

), porta alla costruzione di un circuito logico che ne rappresenta la soluzione utilizzando porte logiche(NOT,AND,OR…)

– Si chiama analisi il processo che, partendo da un

circuito logico combinatorio( rete di porte logiche

NOT,AND,OR…), ne estrae la funzione logica.

Sintesi di un circuito combinatorio

• La sintesi di un circuito combinatorio relativo ad una funzione logica si può attuare seguendo i seguenti passi:

– Esplicitazione della funzione logica come somma di minterm.

– Semplificazione della funzione logica usando il

teorema dell’assorbimento o le mappe di Karnaug o altri metodi (Quine MC Klusky..)

– Descrizione della soluzione semplificata usando le

porte logiche fondamentali, o quelle universali

26

Alcuni Circuiti Logici Combinatori

disponibili sul mercato

• Multiplexer digitali

• Demultiplexer digitali

• Driver Display 7 segmenti

• Adder(half e full)

• Sommatore/sottrattore

Circuiti Logici Sequenziali

• Possono essere:

– Sincroni o Asincroni: sono sincroni se il

circuito e sensibile alle variazioni degli ingressi solo in corrispondenza del clock, sono asincroni se non richiedono il clock

– I circuiti sincroni possono operare

• sul livello del Clock se sentono gli ingressi per

tutto il tempo in cui il clock è alto(oppure quando è basso);

• sul fronte del Clock se sentono gli ingressi sul

fronte di salita( o di discesa del clock) sono anche

detti circuiti sincroni “ (edge) clock triggered”

28

Circuiti Logici Sequenziali

• I circuiti logici sequenziali usano come elementi fondamentali i Flip-Flop:

– I flip-flop sono circuiti a due stati con due uscite complementari.

– Possono essere realizzati in molti modi, sia usando le porte nand sia usando le porte nor

– Tutti i flip-flop usano una cella di memoria statica

realizzata per mezzo di due NAND o NOR “incrociati”

Q Q S

R Ck

S R Ck

Q Q latch

Steering gate

I Flip-Flop

J K Ck

Q Q Q

S Q R Ck

S-R J-K

S

R

Q

J

K

Q

0 0 Q

0 0 Q

1 0 1 1 0 1

0 1 0 0 1 0

1 1 ? 1 1 Q

30

I Flip-Flop D e T

J K Ck

Q Q

S-R J-K

S

R

Q

J

K

Q

0 0 Q

0 0 Q

1 0 1 1 0 1

0 1 0 0 1 0

1 1 ? 1 1 Q

J K Ck

Q Q D T

D T

D

Q

T

Q

0 Q

1 1

0 0

1 Q

I Flip-Flop ( ingressi asincroni)

Input asincroni.

C

C

P

Q

0 1 0 1

0 0 1 0

1 1 1 *

Q S Q

R Ck

Pr

Cl

J K Ck

Q

Q Cl

Pr

32

Flip-Flop

clock di livello o fronte del Clock

• Diverso comportamento di un Flip-Flop

tipo D che opera sul livello alto o sul fronte di salita del Clock

Q

Q

Input D

Flip-Flop Master-Slave

• Per ottenere un Flip-Flop che opera sul fronte di discesa del clock si possono utilizzare due FF di livello( il

primo fa da Master mentre il secondo fa da Slave) in cascata col Clock invertito

D1 Ck

Q1 Q1

D2 Ck

Q2

Q2 Ck

D Q

34

Flip-Flop che opera sul fronte di discesa del CLK realizzato con la tecnica Master Slave

• Q1 opera sul livello alto del clock di FF1 basandosi sull’ingresso D

• Q2 opera sul livello alto del clk invertito ovvero sul livello basso di clk basandosi sull’ingresso D2 che coincide con l’uscita Q1 di FF1

Q1= D2 Q2

Input D1

Zona attiva di FF1

Zona attiva di FF2

Flip-Flop Master-Slave

• Per ottenere un Flip-Flop che opera sul fronte si può utilizzare un singolo FF con un doppia Steering gate con un ritardo fatto con un condensatore o 3 inverter

latch

Q Q S

R Ck

S’

R’

A

B

A=1, B=1 Condizione di memoria

La linea di ritardo su Ck serve a creare un breve intervallo in cui prima e dopo il NOT abbiamo lo stesso stato logico e quindi non possiamo scrivere CKCK

S’ = S Ck R’ = R Ck

A = S Ck Ck = S 0 = 1

B = R Ck Ck = R 0 = 1

36

Alcuni Circuiti Logici Sequenziali

disponibili sul mercato

• Shift Register

– Left Shift Register – Right Shift Register

– Left/right Shift Register

• Contatori

– Contatori binari o decimali – Contatori up-down

– Contatori sincroni-asincroni

Le Famiglie Tecnologiche della porte logiche

• Dal punto di vista tecnologico abbiamo :

• TTL(totem pole) – Standard

– Low Power(L) – Schottky(S)

– Low Power Schottky(LS) – Fast(F)

– Advanced Fast(AS)

– Advanced Low Power Fast(ALS)

• CMOS

• ECL

38

Approssimazione sui transistor usati nei circuiti digitali

B

C

E

V_CE = 0.2 V V_BE = 0.6 V

Transistor Saturo

B

C

E

V_CE =

dipende dal potenziale in C e E V_BE < 0.6 V

Transistor Interdetto

Interruttore chiuso

Interruttore aperto

Porta NOT TTL totem-pole

+5V

I= “0”(0 - 0.8V)

0.2 - 1V

S I

I S

U = “1” (3.4V) 4V

4.6V

1K

4K

1.6K 130

40

Porta NOT TTL totem-pole

+5V

I S

S I

U= “0” (0.2V) 0.8V

1K

4K

1.6K 130

I= “1” (5V)

1.2V

0.6V

Porta NAND TTL totem-pole

+5V

S I

I S

1K

4K

1.6K 130

I

=A I

=B

U=AB

42

Porta NOT TTL totem-pole con uscita Three state

+5V

S I

I I

1K

4K

1.6K 130

I

=A Enable

U= A se E = “1”

U= Z se E = ”0”

Le Famiglie tecnologiche delle porte logiche

+5V +5V

TTL-Input TTL

output

Out = “0”

I

,I

Il rapporto I_OL/I_IL

definisce il “fan –out”

ovvero il massimo numero di porte pilotabili

44

Le Famiglie Tecnologiche della porte logiche

+5V +5V

TTL-Input TTL

output

Out = “1”

I

,I

I_OH/I_IH è coerente con il fan-out

Logiche WIRED AND

+5V

TTL

output Out = “1”

I

+5V

TTL output Out = “0”

I

La corrente entrante

può rovinare il

transistor

Per il

WIRED-AND

si usano porte

open collector

WIRED AND

46

Porta NOT TTL open collector

+5V

1K

4K

1.6K

5V

Resistenza pull-up (2K)di

Logica TTL

• La logica TTL è caratterizzata da avere dei livelli di tensione pari a

0.8V 5V 2.4V

0V

“1”

“0”

5V 3.4V 0.4V

0V

“1”

“0”

Typical Output Maximum Input

Essenziali sono poi le correnti di I/O nelle diverse situazioni,

sia per il fan out sia per collegamenti non con porte omogenee

48

Le Famiglie Tecnologiche della porte logiche

Porte TTL 54 serie militare

74 serie civile

I_OH

A

I_OL mA

I_IH

A

I_IL mA

Power mW

Delay time ns

54/74 (normale) -400 16 40 -1.6 10 10

54/74H (High speed) -500 20 50 -2 22 6

54/74L (Low Power) -200 3.6 10 -0.18 1 33

54/74S (Schottky) -400 8 20 -0.4 19 3

54/74LS (Low Power

Schottky) -400 20 50 -2 2 9.5

54/74F (Fast) -1 20 20 -0.2 4 2.5

54/74AS (Advanced

Schottky) --2 20 200 -2 20 1.5

54/74ALS (Advanced

Low Schottky) -0.4 4 20 -0.2 1 4

DATA SHEET FAMIGLIE TTL

SN5408/SN7408(J,N,W)

SN54LS08/SN74LS08(J,N,W) SN = Serial Number

54 = serie militare (-55°C +125°C) 74= serie civile (0°C +70°C)

LS= serie diversa dalla TTL standard esistono anche L, S, H,

08 = indentifica il chip (ovvero il tipo di circuito logico

(J,N,W) = identifica il package J = ceramic dual in line

N = plastic T = plastic

W = ceramic flat

50

DATA SHEET FAMIGLIE TTL

Y = AB

Y = ABC SN…08

SN…11

DATA SHEET FAMIGLIE TTL

Y = AB

Y = AB SN…08

SN…09 E’ OPEN

COLLECTOR

52

Esempi di funzione logiche disponibili

Y = A Y=AB+CD+EF+GHI+X

Flip Flop

sensibili al livello o al fronte del Clock

54

Syncronous up/down Counter with up/down mode control

SN…190 BCD counter

SN…191

Binary counter

Syncronous up/down Counter

with up/down mode control

56

DATA SHEET 4bit-Shift Register

Shift Register Architecture

58

4bit-Shift Register Timing

Porte CMOS

Canale p

S D

G

Canale n

G

S D

CMOS a enancement

S G D

CMOS a depletion

S G D G

n p

- - - - - -

+ + + +

+ + + +

D S

Il canale n con un “1” il transistor si comporta come un interruttore chiuso,

mentre con uno “0” , come un interruttore aperto.

In modo simmetrico funziona il canale P

FET

60

Porte CMOS

Canale n Canale p

S D

G

G

S D

G = “1”

G= “0”

G = “1”

G= “0”

Livelli “low” good Livelli “high” poor

Livelli “low” poor Livelli “high” good

Livelli “low” good Livelli “high” good

CSWITCH

G = “0”

G= “1”

NOT CMOS

X X

+5V +5V +5V

“0” “0”

“1” “1”

62

NAND e NOR CMOS

X XY

+5V

Y

X

Y

NAND NOR

+5V