Struttura del transistor n­mos fet  (n channel ­ metal ­ oxide ­ semiconductor   field ­ effect ­ transistor)

G  (Gate) Elettrodo conduttore

Strato isolante  (SiO

)

n

(Source) S D (Drain)

B (Bulk) Giunzione PN

Giunzione PN La struttura

elettrodo­isolante­substrato forma un condensatore  P

Substrato semiconduttore  di tipo P (Bulk)

W

L

Struttura del transistor n­mos fet 

(n channel ­ metal ­ oxide ­ semiconductor   field ­ effect ­ transistor)

n

n

G  (Gate)

Superficie metallizzata Strato isolante  (SiO₂)

n

n

S (Source)

D  (Drain)

B (Bulk)

Giunzione PN

Giunzione PN

Condensatore mos:

metal­oxide­semiconductor

P

Substrato di tipo P

 S  D

 G

 B

n p

p

N

B (Bulk)

 S  D

 G

 B

Transistor nmos

Transistor pmos

G  (Gate)

Superficie metallizzata Strato isolante 

(SiO₂) S

(Source)

D  (Drain)

Substrato di tipo N Giunzione

PN

Giunzione PN

­ ­ ­ ­ ­ ­

­ ­

­ ­ ­ ­ ­

­ ­

+ + + + +

+ + + + + + + +

Regime di accumulo e svuotamento nel transistor nmos

S G D

B

p

n

n

V_G << V_T

Accumulo

Una  polarizzazione  negativa  del  gate  (rispetto a source e substrato) porta ad un  accumulo  dei  portatori  positivi  della  regione p in un sottile strato superficiale. 

Non c'e' conduzione tra source e drain.

Svuotamento

Una  polarizzazione  lievemente  positiva  del  gate  porta  alla  formazione  di  una  zona superficiale  di svuotamento priva di  portatori  (cariche  negative  fisse  del  reticolo).

Non c'e' conduzione tra source e drain.

S G D

B

p

n

n

V_G < V_T

V

 = tensione di soglia (Threshold)

­ ­ ­ ­ ­ ­

­ ­

­ ­ ­ ­ ­

­ ­

Regime di inversione Formazione del canale

S G D

B V_G > V_T

Inversione

Una polarizzazione sufficientemente positiva (V_G > V_T ) del gate G rispetto a  substrato e source porta alla formazione di uno strato superficiale di portatori  negativi  (minoritari  nel  semiconduttore  di  tipo  p)    con  concentrazione  in  eccesso  dei  maggioritari:  localmente  il  semiconduttore  ha  subito  una  inversione da tipo p a tipo n.

Si e' formato un canale di conduzione tra source e drain.

La tensione V_T  e' la tensione di soglia (T = threshold): il valore minimo di  tensione V_GS a cui comincia a formarsi lo strato di inversione.

Canale di conduzione (Regione di inversione) 

n

n

Regione di svuotamento

Elettrodo conduttore Strato 

isolante

p

Il transistor n­mos come resistenza variabile Regione lineare

V_SB ≥ 0

Applicando  una  tensione  tra  drain  e  source  si  ha  passaggio di corrente. Per tensioni |V_DS| << V_GS  il  canale si comporta come una resistenza (ohmica).

Le  due  giunzioni  tra  source  e  substrato  e  tra  drain  e  substrato  devono  rimanere 

contropolarizzate. Nel transistor n­mos il substrato (bulk) deve  essere il punto a potenziale piu' basso.

Il  gate  si  deve  trovare  ad  un  potenziale positivo  sufficiente  alla  formazione  del 

canale (V_GS > V_T). G

S D

B

p

+ –

V_GS > V_T

– +

V_GS = 5 V 4 V 3 V

V_DS V_DS  (mV)

I_DS  (mA)

I_DS

­ ­ ­ ­ ­ ­

­ ­

­ ­ ­ ­ ­

­ ­

n

n

­ ­ ­ ­ ­ ­

­ ­

­ ­ ­ ­ ­

­ ­

Modulazione del canale

La  tensione  tra  drain  e  source  modula  la  consistenza  del  canale. 

Localmente la tensione che induce   l'accumulo  della  carica  mobile  nel  canale e':

V_c (x) = V_GS  – V_T  – V(x)

V (x)  e' la tensione lungo il canale,  rispetto al source, dipendente dalla  caduta  ohmica  prodotta  dalla  corrente I_DS.

Il source puo' essere collegato  a massa insieme al substrato,  purche' V_DS ≥  0 V.

S G D

B

n

n

p

V_GS > V_T 

– +

V_DS

I_DS

– +

V_c (x)

V

V

I

+ –

+

S

–

D G B

Transistor n­mos ­ Modulazione del canale

Il  canale  e'  una  sottile  lamina  di  carica  mobile  tra  source  e  drain.  Dopo  la  formazione,  in  ogni  punto  si  ha  una  densita'  superficiale di carica Q

Il sistema e' omogeneo lungo l'asse y; C e' la capacita' per unita'  di  superficie  del  condensatore  gate­canale.    La  corrente  tra  source e drain e'

ed  e'  costante  lungo  tutta  la  lunghezza  L  (non  c'e'  corrente  attraverso  il  gate  a  causa  dello  strato  isolante  ne'  attraverso  il  substrato, separato dal canale da una regione di svuotamento).

Integrando su tutta la lunghezza L del canale: 

source drain

L W

x y

i = _n ∙ E_x ∙ Q(x)

Q x =C

[

]

= − _n⋅E_x⋅C⋅

[

]

I_DS = _n⋅C⋅W

L⋅





I_DS

− +

I_DS = − _n⋅E_x⋅Q x ⋅W

= _n⋅C⋅W⋅

[

]

canale visto in sezione canale visto dall'alto

­ ­ ­ ­ ­ ­

­ ­

­ ­ ­ ­ ­

­ ­

Saturazione del canale ­ pinch­off

In prossimita' del drain:

V_c (L) = V_GS  – V_T – V (x) = 0 

S G D

B

n

n

p

V_GS > V_T 

– +

V_DS

I_DS

– +

In prossimita' del source:

V_c (0) = V_GS  –  V_T

Aumentando la tensione V_DS fino al valore V_DS = V_GS – V_T   il canale arriva a scomparire in prossimita' del drain.

Pinch­off : strozzamento (del canale).

V_c(x)=V_GS –V_T –V(x)

Curve caratteristiche del transistor n­mos

V_DSV  I_DS

mA  V_GS=5 V

4.5

4.0 3.5 3.0 I_DS = K_n⋅





K_n = _n⋅C⋅W L

L'equazione con

descrive il comportamento del mosfet nella regione  lineare, cioe' per   V_GS  – V_T  – V_DS  > 0.

Oltre questo limite l'equazione prevede l'andamento  indicato in figura dalla parabola grigia. Il transistor  entra nella regione di saturazione e l'equazione non  e' piu' valida. La corrente di saturazione e':

Il  coefficiente    e'  il  parametro  di  modulazione  della  lunghezza  del  canale  (l'analogo  del  coefficiente di Early  1/V_A nel bjt).

Regione lineare

Regione di saturazione Confine tra regione lineare  e regione di saturazione:

V_GS – V_T – V_DS  =  0

Per V_GS < V_T  non si ha formazione di  canale e I_DS = 0. Il transistor e' spento  (cutoff)

V

V

I

+ –

+

S

–

D G B

K_n = 0.25 mA/V²  V_T = 2.5 V 

I_DS = K_n

2 ⋅









Curve I

(V

) del transistor nmos ad “arricchimento”

(regione di saturazione).

V

 V  I

 mA 

V_DS

5 V

V

I_DS= K_n

2









10 V

Amplificatore common source

V

v

D

S G

i

R

V

/ R

V

 V  I

 mA 

4.5

4.0

3.5 3.0

B

Modello lineare per piccoli segnali per i transistor mosfet

C_gs C_gd

g_ds g_fsv_gs

s s

g d

g_fs: conduttanza di trasferimento diretto g_ds : conduttanza di uscita

C_gs: capacita ' gate−source C_gd: capacita ' gate−drain

C_sb: capacita ' source−substrato C_db: capacita ' drain−substrato

b

Modello  lineare  del  mosfet  per  corrente  continua e bassa frequenza. I parametri g sono  i piu' opportuni.

g_ds g_fsv_gs

s s

g d

C_db C_sb

Modello lineare del mosfet per alta frequenza. 

Al  circuito  in  corrente  continua  vengono  aggiunte le capacita' tra source, drain e gate e  le  capacita'  delle  giunzioni  PN  tra  source,  drain e bulk.

Transistor mosfet di tipo depletion  (ad impoverimento)

V_T=2.5V V_T=−2.5V

depletion

enhancement

5 V 10 V I

 mA 

V

 V 

Canale di portatori n “impiantato”  

in corrispondenza del gate

Transistor mosfet complementari

mosfet a canale n (nmos) V

 > 0   V

 > 0   V

 > 0

mosfet a canale p (pmos) V

 < 0   V

 < 0   V

 < 0

V

V

I

+ –

+ –

S D

B G

V

V

I

− +

S D

B

G

−

+

E' possibile realizzare transistor mosfet che hanno le medesime  caratteristiche (V_T , K_n , ), ma opposta polarita' del canale.

Sono denominati transistor mosfet complementari o cmos.

       enhancement       depletion

      nmos      pmos       nmos      pmos D

S

G B

D

S

G B

D

S

G B

D

S

G B

D

S G

D

S G

D

S G

D

S G

Source  e  Bulk  (substrato)  non  connessi  internamente

Source  e  Bulk  (substrato)  connessi  internamente

Varieta' di transistor mosfet

Transistor jfet (a canale n)

I

V

V



− −

 ^V

−





−

V

canale di conduzione regione di svuotamento

(depletion layer)

giunzione pn

Curve caratteristiche del transistor jfet a canale n

V_P = tensione di pinch−off V_T I_DSS = K_n

2 V_P²

I



mA 

V_DS 20 V 10 V

V_P=−2 V

V_GSV 

I_DS=2 I_DSS

V_P²





I_DS=I_DSS





^

^

Modello lineare per piccoli segnali per i transistor jfet

g

s

d

s C

C

C

g

g

v

g

g

: conduttanza di trasferimento diretto g

: conduttanza di uscita

g

: conduttanza di ingresso

C

: capacita ' gate−source

C

: capacita ' gate−drain

C

: capacita ' drain−source

Simboli circuitali per transistor bjt, jfet e mosfet

g

s d

b g

s d

b g

s d

b g

s d

b

g

s

d g

s

d g

s

d g

s d

g

s

d g

s d

nmos pmos nmos pmos

enhancement depletion

n ­ jfet p ­ jfet npn ­ bjt pnp ­ bjt