La tecnica del Bulk Micromachining `e basata sull’attacco chimico-fisico del silicio monocristallino e le strutture meccaniche che si ottengono sono costituite da silicio monocristallino o da strati depositati su di esso

(1)

Micromachining

Molti sistemi MEMS vengono realizzati con l’uso di processi tecnologici dedica- ti, rendendo cos`ı la progettazione del processo stesso fortemente dipendente dal sistema integrato, e il processo, quindi, difficilmente utilizzabile per altri progetti.

Al contrario, i processi per circuiti integrati hanno visto una larga diffusione per mezzo sia dei servizi offerti dalle fonderie, sia dalla minore specializzazione dei processi utilizzati. `E infatti possibile per la progettazione di un sistema MEMS ricorrere al post-processing di processi standard CMOS, coniugando il progetto del sistema integrato con i layer resi disponibili dal processo, e utilizzando una serie di attacchi chimici-fisici e deposizioni per realizzare e liberare dal substrato strutture MEMS. Ad esempio `e possibile, senza alcuna alterazione del processo standard e sovrapponendo opportuni layer tecnologici (ne vedremo un esempio nel capitolo 4), ottenere dalla fonderia chip con scavi profondi che espongano, secondo il layout definito, il silicio del substrato.

L’uso di tecniche di post-processing di chip prodotti con processi CMOS ha dato la possibilit`a di realizzare sistemi MEMS a basso costo, tramite l’uso ad esempio di linee di produzione obsolete, e la possibilit`a di integrare l’elettronica e il sensore o l’attuatore su di uno stesso chip. Le tecniche di micromachining utilizzate per il post-processing si distinguono in Bulk Micromachining e Surface Micromachi- ning. La tecnica del Bulk Micromachining `e basata sull’attacco chimico-fisico del silicio monocristallino e le strutture meccaniche che si ottengono sono costituite da silicio monocristallino o da strati depositati su di esso. Nel Surface Microma- chining, invece, si utilizzano strati deposti o cresciuti sul substrato, che vengono definiti opportunamente per realizzare strutture micromeccaniche. Queste due tec-

43

(2)

Bulk Micromachining, utilizzato per questo lavoro di tesi. Un ulteriore paragrafo introdurr`a il problema del packaging per sistemi MEMS, accennando ad alcune problematiche e alle tecniche utilizzate.

2.1 Bulk Micromachining

La tecnica del Bulk Micromachining rimuove selettivamente quantit`a significative di silicio dal substrato; questo è spesso fatto per sottoattaccare strutture che hanno la necessità di muoversi fisicamente, per formare membrane su un lato del wafer o per realizzare una varietà di scavi, fori o altre strutture. Un esempio della varietà di strutture che `e possibile realizzare con il Bulk Micromachining `e visibile in Figura 2.1. Le tecniche utilizzate per l’attacco del substrato possono essere compatibili con l’elettronica presente sullo stesso chip, permettendo di combinare il Bulk Mi- cromachining con elettronica CMOS per produrre dispositivi che possono sfruttare le proprietà meccaniche del silicio monocristallino e con dimensioni (sia fisicamente che in termini di massa) relativamente grandi.

Gli attacchi utilizzati esibiscono caratteristiche di attacco che vanno dal completa- mente isotropo (bordi di attacco arrotondati per le velocit`a di attacco identiche in ogni direzione) all’anisotropo (superfici completamente piatte e angoli netti), come

`

e mostrato in Figura 2.1a) e b). Queste propriet`a sono definite dalla natura della reazione chimica, dalla diffusione dei reagenti e dei prodotti, e da molti altri fattori, incluse le dimensioni e la forma della maschera utilizzata per definire le regioni di attacco del substrato. Un altro elemento di distinzione fra gli attacchi che vengono utilizzati `e la fase dei reagenti: liquida (attacchi wet, basandosi esclusivamente su soluzioni acquose), vapore e plasma (quest’ultimi due sono indicati come attacchi dry). Come ci si pu`o aspettare, i meccanismi di reazione, le velocit`a di attacco e le propriet`a di diffusione di queste tre categorie sono piuttosto differenti, come del resto i costi delle attrezzature associate.

Le reazioni di attacco del silicio si basano sull’ossidazione del silicio, in modo da formare composti che possono essere fisicamente rimossi dal substrato. In soluzioni acquose questo è ottenuto usando componenti altamente reattivi, come acidi e basi. L’anisotropia esibita negli attacchi è dovuta alla differente reattività chimica

(3)

Figura 2.1: Possibili strutture realizzate con il bulk micromachining. a) Attacco isotropo su un substrato di silicio. b) Attacco anisotropo del silicio, su substrati (100) e (110), limitato dai piani (111). c) Scavo piramidale realizzato con un etch- stop, per mezzo di uno strato sepolto di silicio drogato con boro, con un cantilever sottoattaccato. d) Una membrana dielettrica rilasciata tramite sottoattacco per mezzo di attacchi anisotropi wet dal retro del wafer. e) Sottile struttura di silicio orientata arbitrariamente, realizzata con un attacco modulato dal drogaggio. f) Profondi scavi, orientati in modo arbitrario, realizzati tramite attcchi anisotropi dry.

(4)

da può essere modulata aggiungendo droganti nel silicio o tramite polarizzazione elettrochimica. In fase di vapore le reazioni si basano sull’adsorbimento di molecole di gas alogeni o composti, la loro seguente dissociazione in specie alogene reattive, e la formazioni di composti del silicio volatili. Questi attacchi tendono ad essere completamente isotropi, dipendenti dalla diffusione, e con alcuna preferen- za per particolari piani cristallini. Sia gli attacchi in fase liquida che di vapore possono essere localmente guidati per mezzo dell’aggiunta di energia sotto forma di radiazione luminosa, come un fascio laser. Negli attacchi in plasma vengono creati radicali liberi alogeni altamente reattivi che reagiscono con il silicio esposto per formare anche qui composti volatili, con la reazione spesso incrementata da un ioni energetici che colpiscono la superficie in direzione perpendicolare. Reazioni secondarie possono proteggere le superfici di silicio perpendicolari alla direzione degli ioni ottenendo, cos`ı, un alto grado di anisotropia. Una caratteristica unica di questi attacchi è la capacità, cambiando la composizione del plasma, di variare il grado di anisotropia durante l’attacco stesso.

2.1.1 Attacchi Isotropi Wet

L’attacco wet isotropo più comune è l’HNA, una soluzione di acido fluoridrico (HF), acido nitrico (HNO3) e acido acetico (C H3C OOH). L’acido nitrico provoca l’ossidazione del silicio, mentre gli ioni fluoruro, dall’HF, formano il composto solubile H2SiF6. L’acido acetico, che è poco meno polare dell’acqua, aiuta a prevenire la dissociazione dell’acido nitrico in NO₃⁻ o NO⁻₂, permettendo cos`ı la formazione delle specie direttamente responsabili dell’ossidazione del silicio

N2O4 ↔ 2NO2

La dinamica dell’attacco è complessa e la velocità d’attacco dipende dalla composizione della soluzione e dal drogaggio del silicio. La reazione completa è la seguente:

18HF + 4HNO3+ 3Si → 3H2SiF6+ 4NO + 8H2O

Una soluzione tipica per l’HNA `e la seguente [36]: 250 ml di HF, 500 ml di HNO3

e 800 ml di C H3C OOH. A temperatura ambiente si ottiene una velocit`a di attacco di 4 ÷ 20 µm/min, a seconda dell’agitazione della soluzione. L’attacco pu`o essere

(5)

mascherato con nitruro di silicio e ossido di silicio (sebbene quest’ultimo sia attac- cato abbastanza velocemente, 30 ÷ 70 nm/min). L’attacco in HNA del substrato `e rallentato fino a 150 volte per regioni a basso drogaggio (< 10¹⁷cm⁻³, di tipo sia n⁻ che p⁻) rispetto a regioni a drogaggio pi`u elevato.

2.1.2 Attacchi Anisotropi Wet

Come prima accennato, gli attacchi anisotropi mostrano una velocità d’attacco maggiore lungo certe direzioni che verso altre, lasciando esposti i piani cristallini, col procedere del tempo, orientati nella direzione lungo la quale l’attacco è più lento.

Gli attacchi che verranno descritti riducono la propria velocità d’attacco sui piani {111} del silicio, relativamente alla velocit`a sugli altri piani. A seconda dell’orien- tazione cristallina del substrato i piani {111} formano con la superficie del wafer un angolo di 54,74^◦ per un substrato (100), un angolo retto per l’(110), come mostrato in Figura 2.1b). La velocit`a della maggior parte degli attacchi anisotropi può essere modulata con drogaggio del substrato o elettrochimicamente. Qualitativamente, l’attacco anisotropo è funzione della densità di atomi per unità di area, dell’energia necessaria a rimuovere un atomo dalla superficie e da effetti geometrici di copertura degli atomi, dovuta alla disposizione tridimensionale del reticolo cristallino. In molti casi è difficile determinare quali piani cristallini saranno attaccati con velocità maggiore, poiché quest’ultima varia a seconda della composizione chimica e dalle condizioni locali dell’attacco.

La geometria delle strutture tridimensionali ottenute con gli attacchi anisotropi, dipende, insieme ad altri fattori, anche dalla forma dell’apertura della maschera impiegata durante l’attacco. Per ottenere le strutture desiderate occorre che i bordi dell’apertura nella maschera siano orientati correttamente. Ad esempio, per ottene- re la piramide troncata visibile in Figura 2.2a) `e necessario che i bordi dell’apertura nella maschera siano allineati con la direzione < 110 > (Fig. 2.2b)); la maschera mostrata possiede quattro angoli concavi, e se non ci sono errori nell’allineamento, non vi saranno fenomeni di sottoattacco. Molto spesso la geometria delle maschere include angoli convessi: questi angoli saranno sottoattaccati, come possiamo vedere in Figura 2.1c), permettendo di sospendere i layer sovrastanti, formando cantilever e membrane. Il meccanismo che spiega questo fenomeno non `e ancora ben compre-

(6)

Figura 2.2: a) Fotografia al SEM di uno scavo realizzato con un attacco anisotropo nel silicio. b) Allineamento corretto dell’apertura nella maschera per realizzare uno scavo piramidale.

so; è stato trovato sperimentalmente che il sottoattacco dipende dalla maggiore o minore densità superficiale di atomi, ma da sola questa proprietà non è sufficiente a spiegare variazioni cos`ı grandi nelle velocità di attacco (rapporti maggiori di 1:100 per variazioni della densità superficiale di atomi di pochi punti percentuali [37]). Un altro fattore che spiega l’anisotropia è l’effetto di mascheramento della superficie da molecole di H2O che si legano alla superficie, in modo diverso a seconda del piano cristallino.

Idrossidi Alcalini

Gli idrossidi di metalli alcalini (KOH, NaOH, CsOH, RbOH, ...) possono essere usati come attacchi anisotropi del silicio. La reazione con gli atomi di silicio della superficie attaccata procede in questo modo [38]:

Si + 2OH⁻ → Si(OH)²⁺₂ + 4e⁻

Il silicio `e ossidato e 4 elettroni per ogni atomo di silicio sono iniettati in banda di conduzione; simultaneamente l’acqua viene ridotta portando alla produzione di idrogeno:

4H2O + 4e⁻ → 4OH⁻+ 2H2

(7)

Il silicio ossidato (Si(OH)²⁺₂ ) reagisce con gli ioni idrossile secondo la seguente reazione, formando un composto del silicio solubile e acqua.

Si(OH)²⁺₂ + 4OH⁻ → SiO2(OH)²⁻₂ + 2H2O Cos`ı la reazione complessiva diventa

Si + 2OH⁻+ 2H2O → Si(OH)²⁺₂ + 2H2

Con il KOH, Seidel [39] riporta una velocit`a di attacco di circa 0.9 µm/min per una soluzione al 15 wt% a 72^◦C. Concentrazioni al di sotto del 20 wt% non sono generalmente utilizzate a causa dell’alta irregolarit`a della superficie e la possibile formazione di precipitati insolubili. Concentrazioni tipiche di KOH sono nel range di 40-50 wt%; Williams and Muller utilizzano ad esempio una concentrazione del 50 wt% alla temperatura di 80^◦C, ottenendo una velocit`a d’attacco di 1.4 µm/min per un substrato (100).

Gli idrossidi alcalini esibiscono una selettivit`a molto elevata per i piani {111} ri- spetto a quelli {100}, con rapporti delle velocit`a fino a 1:400. È stato mostrato (Price, [40]) come l’aggiunta di IPA (isopropanolo), diluente meno polare dell’acqua, incrementi fortemente la selettività dell’attacco. L’attacco viene inoltre rallentato fino ad arrestarsi completamente su aree drogate con boro, per concentrazioni mag- giori di 2×10¹⁹cm⁻³. Il drogaggio elevato, infatti, riduce fortemente l’ampiezza della zona di svuotamento che si forma sulla superficie del silicio; questo porta ad una rapida ricombinazione nel bulk del silicio degli elettroni generati nell’ossidazione, riducendone la disponibilità per la reazione di riduzione dell’acqua necessaria per l’attacco chimico. Le maschere degli attacchi con idrossidi alcalini sono normalmente costituite da ossido di silicio e nitruro di silicio. L’attacco subito dal nitruro di silicio è praticamente trascurabile, mentre per l’ossido di silicio la velocità di attacco pu`o variare da 1 nm/min a 10 nm/min, e mostra una tendenza ad aumentare con la temperatura e il pH.

Gli attacchi anisotropi che impiegano idrossidi alcalini presentano bassi costi, un’e- levato grado di anisotropia e una elevata velocità di attacco del silicio; mostrano però un’elevata incompatibilità con processi CMOS, a causa della presenza degli ioni dei metalli alcalini.

(8)

Composta da etilendiammina, pirocatecolo e acqua, e indicata per questo anche come EPW, l’EDP è una soluzione anisotropa, molto tossica, la cui velocità di attacco può essere modulata con il drogaggio del silicio. Il rapporto fra le velocità di attacco sui piani (100):(111) è dell’ordine di 35, molto inferiore a quello esibito dal KOH, ma la selettivit`a su regioni fortemente drogate p `e molto più elevata. Una composizione tipica `e quella riportata da Petersen [36]: 750 ml di etilendiammina, 120 g di pirocatecolo e 100 ml di acqua. Questa soluzione, a 115^◦C, mostra una velocità di attacco di 0.75 µm/min con un rapporto fra le velocit`a sui piani (100):(111) di 35:1.

La reazione dell’attacco segue i seguenti passi: ionizzazione dell’etilendiammina

NH2(C H2)2NH2+ H2O → NH2(C H2)2NH₃⁺+ OH⁻ ossidazione-riduzione (ossidazione del silicio)

Si + 2OH⁻+ 4H2O → Si(OH)²⁻₆ + 2H2

e il rilascio di silice idratata

Si(OH)²⁻₆ + 3C6H4(OH)2→ [Si(C6H4O2)3]²⁻+ 6H2O

Un pesante drogaggio di boro (> 7 × 10¹⁹cm⁻³) riduce di circa 50 volte la velocità di attacco, mantenendo lo stesso grado di anisotropia. L’EDP è facilmente ma- scherabile con SiO2, Si3N4, Au, Cr, Ag, Cu, Ta e molti altri materiali. I più usati sono l’ossido di silicio e il nitruro di silicio, rispetto ai quali la velocità di attacco è dell’ordine di 0.2 e 0.1 nm/min, rispettivamente [36]. Alcune soluzioni di EDP attac- cano l’alluminio velocemente e questo può essere un limite per il micromachining su processi standard CMOS. La composizione prima citata, tuttavia, offre un rapporto per la velocità di attacco dell’alluminio su quella del silicio (100) di 400:1, come descritto da Moser [41].

TMAH

Un attacco wet del silicio che risolve i problemi di alta tossicit`a dell’EDP, ma so- prattutto CMOS compatibile, con l’assenza di ioni metallici, `e basato sull’idrossido di ammonio (NH4OH). Questa soluzione, ed altre a base di ammoniaca, non sono state particolarmente apprezzate a causa della velocit`a di attacco relativamente

(9)

bassa (valori massimi attorno a 30 µm/h [37]), per la formazione di depositi sulla superficie e per la rapida evaporazione dell’ammoniaca, se riscaldata. Al suo posto possono essere usati composti quaternari dell’idrossido d’ammonio, con prestazioni nettamente migliori e con la stessa compatibilità con i processi CMOS standard. Il TMAH ((C H3)4NOH) è un composto quaternario dell’idrossido d’ammonio ed è uno degli attacchi wet del silicio pi`u versatile. È già presente nella maggior parte delle camere pulite MOS compatibili (bassa concentrazione di sodio) poiché viene impiegato comunemente negli sviluppi dei fotoresist positivi. È più sicuro dell’EDP e tramite l’uso di additivi può essere reso selettivo rispetto all’alluminio; la sua velocit`a di attacco rallenta, inoltre, per concentrazioni di boro superiori a 1 × 10¹⁹cm⁻³, ed è relativamente a basso costo.

Un potenziale difetto, nell’uso di questo attacco, risiede nella morfologia delle superfici attaccate, che risultano molto più ricche di asperità e depositi rispetto ad altri attacchi. Inoltre, la selettivit`a nei riguardi dei piani {111} `e meno accentuata che negli attacchi alcalini, mantenendosi, come ordine di grandezza, su un rapporto con la velocit`a di attacco sui piani {100} di 1 su 10-35, per soluzioni di TMAH in un range di concentrazioni 10 − 40 wt%. Per soluzioni tipiche di TMAH si osser- va una diminuzione nella velocità di attacco e una asperità minore delle superfici all’aumentare della concentrazione di TMAH. Lo studio pubblicato da Tabata [46]

evidenzia come con soluzioni al 5 wt% si ottengono superfici molto irregolari, a cau- sa della maggiore permanenza sulla superficie attaccata delle bolle di H2, mentre la superficie comincia ad essere pi`u levigata per concentrazioni attorno al 20 wt%.

Un identico risultato è riportato nel lavoro di Shikida [50], dove si evidenzia, per una concentrazione del 20 wt% di TMAH un minimo nella rugosità della superficie, ed una saturazione di questa caratteristica per concentrazioni più elevate. Si è visto poi come la rugosità dipenda anche dall’orientamento cristallografico delle superfici, trovando nei piani {100} il suo minimo, e dal tempo per cui `e proseguito l’attacco. Si è visto infatti che, per concentrazioni inferiori al 20 wt% di TMAH, la rugosità su un piano (100) è legata alla formazione di micropiramidi che si vengono a formare sulla superficie man mano che l’attacco procede; queste strutture hanno una densità molto elevata per concentrazioni di TMAH al di sotto del 10 wt%, come possiamo vedere in Figura 2.3. Il TMAH esibisce una buona selettivit`a sugli etch- stop di boro: la sua velocit`a di attacco diminuisce di 10 volte per concentrazioni

(10)

Figura 2.3: Fotografia al SEM delle strutture piramidali che si formano sulla superficie attaccata.

di boro attorno a 10²⁰cm⁻³ (soluzione a 90^◦C e al 22 wt% di TMAH). La selettivit`a su droggaggio in boro pu`o essere aumentata con l’aggiunta di IPA, come riporta Merlos [49].

Un’utile proprietà del TMAH è l’eccellente resistenza che alcuni materiali offro- no al suo attacco. Ad esempio, l’ossido di silicio viene attaccato ad una velocità dell’ordine di 0.05 − 0.25 nm/min, e valori simili sono riportati per gli strati di ni- truro di silicio. Una certa quantità di silicio può essere disciolto in soluzioni di TMAH per diminuire il pH, rendendo cos`ı la soluzione selettiva rispetto all’alluminio ma aumentando l’asperità delle superfici e diminuendo la velocità di attacco.

Una formulazione che si trova in letteratura che garantisce buone caratteristiche con ridotto attacco dell’Al `e quella proposta da Reay [51]: 250 ml di TMAH al 25 wt%, 375 ml di acqua deionizzata e 22 g di silicio. Il meccanismo che garantisce la passivazione dell’attacco dell’alluminio riducendo il pH della soluzione è legato alla formazione di un alluminosilicato che passiva la superficie. Tabata ha dimostrato che riducendo il pH della soluzione con acidi ((NH4)2C O2 o (NH4)HPO4) si offre la stessa protezione dell’alluminio senza la difficoltà di dover disciogliere il silicio nella soluzione. Un’altra soluzione è quella di disciogliere nella soluzione acido silicio per abbassare il pH, come riportato da Sarro [48]. In questo studio si è visto che per ridurre la velocit`a di attacco dell’Al di una soluzione di TMAH al 25wt%

sotto la soglia di 1 nm/h `e necessaria una quantit`a di acido silicico pari a 250 g/l o di silicio disciolto pari a 120 g/l. Con questi accorgimenti si `e assistito però ad una riduzione della velocità di attacco del silicio del 30% con l’uso dell’acido silicico, e del 20% con il silicio (Fig. 2.4). La forte riduzione della velocità di attacco del TMAH sull’alluminio per larghe quantità di silicio disciolto è legata, come abbia-

(11)

Figura 2.4: Velocit`a d’attacco del silicio in funzione della temperatura per tre differenti soluzioni di TMAH: non drogata, drogata con silicio e drogata con acido silicico (SiAc) [48].

(12)

soluzioni acide e alcaline l’ Al(OH)3 (idrossido di alluminio) reagisce con la formazioni di sali (alluminati), che portano alla dissoluzione dello strato. La presenza del silicio inibisce questa reazione diminuendo la concentrazione dello ione idrossile. Inoltre, in presenza di silicati, si può formare pirofillite (fillosilicato dell’Al, Al2Si4O10(OH)2), un silicato moderatamente solubile. Questi silicati passivano la superfice ossidata dell’alluminio, prevenendo un ulteriore attacco. La passivazione dell’alluminio, secondo Sarro, non sembra legata, come esposto in precedenti la- vori, all’abbassamento del pH della soluzione. Infatti, come riportato in [48], il pH di soluzioni non drogate a bassa concentrazione è comparabile, se non inferiore in alcuni casi, al pH della soluzione al 25 wt%, drogata, usata per i test. Inoltre, nelle prove effettuate a basse concentrazioni di TMAH, e quindi con bassi pH, non si è evidenziato nessuna diminuzione della velocità di attacco dell’Al.

Il problema principale delle soluzioni drogate con silicio o acido silicico è la forte asperità delle superfici attaccate. In alcuni casi la formazioni delle suddette formazioni piramidali porta ad importanti rallentamenti nella velocità di attacco.

Considerando il processo e le superfici risultanti, si può ipotizzare che i prodotti della reazione non siano dissolti nella soluzione abbastanza velocemente, risultan- do in una formazione di residui alla superficie. La riduzione del pH potrebbe essere responsabile di questo fenomeno. Per risolvere questo problema si fa uso di sostanze surfattanti, che aumentano la velocità d’attacco del silicio e rendono le superfici attaccate più levigate. Una sostanza utilizzata è il perossidisolfato di ammonio (PA), come riportato da Yan [47], che utilizza una soluzione al 5 wt% di TMAH, alla temperatura di 85^◦C con disciolto del silicio (1.4 wt%) e perossidisolfato d’ammonio ((NH4)2S2O8, 0.4-0.7 wt%). Si ha, con questa soluzione, una velocità di attacco dell’ordine di 1 µm/min con una completa protezione dell’Al e superficie attaccate levigate. Viene inoltre riportato che la concentrazione del perossidisolfato d’ammonio non deve superare lo 0.7 wt%; oltre questo valore, infatti, la velocità dell’attacco diminuisce e peggiora la qualità delle superfici. Il perossidisolfato d’ammonio, poi, sembra avere un effetto positivo anche sulla protezione dell’Al, diminuendone ulte- riormente la velocità di attacco.

(13)

2.1.3 Attacchi in fase di vapore

Con l’uso di particolari gas/vapori reattivi `e possibile condurre attacchi dry aniso- tropi del silicio. In alcuni casi questi attacchi possono raggiungere le caratteristiche dei più complessi e costosi attacchi al plasma. Questi attacchi si basano su una famiglia di composti contenenti fluoro. Già da molto tempo è, infatti, noto che questi composti attaccano facilmente il silicio, mostrando una selettività elevata verso l’ossido di silicio; solo in tempi recenti queste tecniche sono state utilizzate per il micromachining.

Difluoruro di Xenon

Un attacco isotropo e dry del silicio `e possibile con l’uso di difluoruro di xenon (XeF2), che mostra un’alta selettività nei confronti dell’alluminio, dell’ossido di silicio, del nitruro di silicio e del fotoresist. Queste proprietà lo rendono particolarmente adatto per il postprocessing di circuiti integrati CMOS, sebbene la superficie attaccata risulti piuttosto irregolare. La reazione di attacco, come riportata da Chang [42], è la seguente:

2XeF2+ Si → 2Xe + SiF4

dove solo il silicio è in fase solida. Questa reazione procede tramite l’adsorbimen- to di XeF2 alla superficie del silicio, la dissociazione del fluoro, la reazione per formare il prodotto SiF4 e il successivo desorbimento del prodotto e dello xenon residuo. Le velocit`a di attacco sono nel range di 1 − 3 µm/min, e la superficie at- taccata mostra una struttura granulare (grani pi`u grandi dell’ordine di 10 µm) che rende questo attacco incompatibile con la necessità di ottenere superfici lisce. Una considerazione importante da fare è la possibilità che il difluoruro di xenon possa reagire con l’acqua o solamente con l’umidità dell’aria per formare Xe e HF; questo può provocare, oltre a problemi di sicurezza, anche un possibile attacco del silicio da parte dell’HF.

Laser-Driven Vapor-Phase Etching

E possibile usare fasci laser per controllare selettivamente reazioni chimiche per` attacchi dry del silicio, metodo conosciuto come LACE (Laser Assisted Chemical

(14)

gliendo opportunamente la lunghezza d’onda del laser (500 nm per C l2), si formano radicali liberi fortemente reattivi. Questo processo può essere usato per realizzare fori, canali e strutture complesse (tuttavia non si possono realizzare sottoattacchi e strutture sospese). Risoluzioni di attacco fino a 1 µm³ sono state ottenute con C l2e con selettività sull’ossido di silicio di 1000:1. È possibile, quindi, realizzare canali sepolti (continui) attaccando il silicio sotto uno strato di SiO2; tuttavia deve esserci la possibilit`a per i gas (C l2e SiC l4) di poter facilmente diffondere dall’apertura del canale per tutta la sua lunghezza.

2.1.4 Attacchi in plasma

L’attacco dry pi`u comune `e quello in fase di plasma, in cui l’energia esterna (potenza a radio frequenza) controlla le reazioni chimiche in camere di reazione a bassa pressione. Ioni energetici forniscono l’energia necessaria a far avvenire la reazione a temperature relativamente basse (dalla temperatura ambiente a qualche centina- io di gradi Celsius). Con questo metodo si realizzano attacchi che possono andare dall’isotropo all’anisotropo.

La potenza a radio frequenza (RF), applicata a due elettrodi, accelera gli elettroni aumentando la loro energia cinetica fino al punto che sono capaci, tramite impat- to, di spezzare i legami chimici del gas reagente; si liberano cos`ı ioni del gas ed elettroni aggiuntivi. Continuando a fornire energia al sistema, si producono sempre pi`u ioni ed elettroni, mentre le superfici esposte nella camera adsorbono o neu- tralizzano queste specie. Dopo un certo numero di cicli RF, viene raggiunto un equilibrio fra generazione e ricombinazione o adsorbimento. Come reagenti sono normalmente usati gas clorofluorocarbonati, SF6, composti del bromo e ossigeno.

La maggior parte degli attacchi bulk del silicio sono condotti usando radicali liberi di fluoro, che formano durante l’attacco SiF4 volatile. Diversamente dai processi che impiegano cloro e bromo, gli attacchi che fanno uso di fluoro procedono spon- taneamente senza richiedere l’uso di bombardamento di ioni. I composti a base di fluoro procedono, quindi, ad alte velocit`a indipendentemente dall’aggiunta locale di energia, producendo profili di attacco praticamente isotropi.

In molti attacchi al plasma, i clorofluorocarbonati sono usati per produrre la depo-

(15)

sizione di un polimero in parallelo al processo di attacco della superficie. Colpendo la superficie di attacco con ioni energetici (RIE), nelle regioni a basso bombardamento (come le pareti degli scavi) si forma cos`ı uno strato di un polimero ricco di fluoro che inibisce l’attacco laterale del silicio. Sulle superfici orizzontali invece, sottoposte ad intenso bombardamento di ioni, lo strato depositato `e meno spesso e ricco di carbonio, permettendo l’attacco del silicio. Si ottengono con questo metodo velocit`a di attacco dell’ordine di 1.5 ÷ 4 µm/min [43], con rapporto profon- dit`a/larghezza maggiore di 40:1. Una limitazione che si incontra con questa tecnica

`e la dipendenza della velocit`a di attacco dall’area esposta: per scavi con larghezze inferiori ai 60 µm la velocit`a di attacco comincia a diminuire progressivamente al diminuire della larghezza dello scavo.

Molti attacchi dry del silicio non attaccano i dielettrici e le metal usate nei pro- cessi CMOS, e, se gli attacchi isotropi sono sufficienti, si possono sottoattaccare strutture per formare membrane e cantilever. `E possibile, in qualche caso, modu- lare l’anisotropia degli attacchi al plasma del silicio usando drogaggi a differenti concentrazioni [44]. Si `e dimostrato che un’attacco al plasma a base di cloro pu`o essere usato per attaccare substrati n o p lievemente drogati in modo anisotropo, e substrati maggiormente drogati in modo isotropo.

2.2 Surface Micromachining

Il Surface Micromachining fornisce una tecnica complementare al Bulk Microma- chining nella quale del materiale viene aggiunto sopra la superficie del substrato.

Questi materiali agiscono per lo più come distanziatori o strati sacrificali da essere rimossi in passi successivi per produrre strutture svincolate dal substrato e mobili. Una struttura tipica realizzata con questa tecnica è visibile in Figura 2.5, si può notare come l’ossido di silicio venga utilizzato come strato sacrificale e il polisilicio come strato strutturale. Nella maggior parte dei processi l’ossido di silicio viene deposto con tecnica CVD (Chemical Vapor Deposition) per il fatto che l’ossido cos`ı deposto viene attaccato più velocemente dell’ossido cresciuto termica- mente. Dei fori sono realizzati per permettere l’ancoraggio dello strato strutturale al substrato. Il polisilicio è poi deposto e, definito per ottenere la geometria voluta,

(16)

Figura 2.5: Struttura tipica realizzata con il surface micromachinig: a) deposizione dell’ossido e sua definizione tramite attacco; b) deposizione polisilicio; c) definizione polisilicio e attacco dello stesso per creare gli ancoraggi al substrato attraverso l’ossido; d) attacco selettivo dell’ossido in HF per rilasciare la struttura in polisilicio.

viene rimosso l’ossido sacrificale con un attacco in HF. La struttura cos`ı realizzata

è capace di muoversi, verticalmente e orizzontalmente, fuori e dentro il piano del wafer. Strutture più complesse possono essere realizzate impilando più strati di ossido e polisilicio, e, sebbene altre combinazioni di materiali siano state usate (polisilicio e nitruro di silicio, nickel e rame, rame e Ni/Fe), la combinazione ossido di silicio-polisilicio appare la più usata. Le problematiche del surface micromachining sono legate al controllo delle proprietà meccaniche dei layer strutturali, per prevenire la formazione di stress residui interni e per assicurare che le strut- ture non si attacchino alla superficie del wafer, una volta asciugate (stiction). Nel surface micromachining, infatti, le strutture sono generalmente liberate da attacchi wet degli strati sacrificali, seguiti da risciacquo in acqua. Questo genera forze per effetto capillare fra le strutture e il wafer, mentre questo si va asciugando, facendo cos`ı aderire le strutture sul substrato sottostante. Per prevenire questo fenomeno sono stati sviluppati diversi metodi: uno di questi prevede di utilizzare una serie di lavaggi, per il wafer, in modo tale che l’ultimo sia in una soluzione idrofoba come esano o toluene [43]. Un altro approccio prevede il cambiamento di fase del liquido nel quale il wafer è immerso, raffreddando o scaldando il liquido fino a portarlo nello stato supercritico. Con questo metodo, il risciacquo finale è fatto, in un contenitore

(17)

a pressione, in C O2 liquida, che successivamente `e portata nello stato supercritico.

In questo stato l’interfaccia fra fase gassosa e liquida è indistinguibile e non ci sono forze di tensione superficiali [45]. Cos`ı, la C O2gassosa può essere fatta uscire senza danneggiare le strutture. Altri metodi si basano semplicemente sull’uso di attacchi dry degli stati sacrificali, ad esempio usando vapori di HF, o il risciacqo il wafer in acetone, aggiungendo fotoresist, che riempe le cavità che si formano dopo che l’acetone è evaporato, e rimuovendo infine il fotoresist in un plasma di ossigeno.

2.3 Packaging

Il packaging di sistemi MEMS differisce significativamente da quello utilizzato per circuiti integrati; è necessario non solo garantire la distribuzione dei segnali elettrici, un buon supporto meccanico e un’opportuna gestione del calore prodotto, ma anche permettere al sistema MEMS di interagire o di modificare delle grandezze fisiche, o chimiche, dell’ambiente esterno senza esporre il chip a rischio di danneggiamento. Con l’avvento di sensori e attuatori integrati il problema della protezione si è fatto ancora più complesso. I circuiti integrati sono infatti sensibili alla temperatura, all’umidità, al campo magnetico, all’interferenza elettromagnetica e alla luce, per citare alcune interazioni con l’ambiente. Il package deve poter proteggere l’elettronica integrata e contemporaneamente esporre il sensore all’effetto che mi- sura. I materiali usati devono essere tali da poter affrontare i normali processi di lavorazione durante e dopo l’assemblaggio e la fase di testing. È richiesta poi una protezione chimica sia durante l’assemblaggio che nell’uso pratico. Per esempio, nel processo di assemblaggio il package passa attraverso una serie di lavaggi e nell’uso normale può venire a contatto con ossigeno, umidità, oli, etc. Il package, inoltre, deve poter fornire un ambiente interno compatibile con le prestazioni e l’affi- dabilità del microsistema; risulta, infatti, molto spesso un fattore chiave per elevare le prestazioni del sensore. Data la varietà delle possibili interazioni con l’ambiente esterno, il progetto di package per sensori o attuatori si differenzia notevolmente, in base alle grandezze fisiche con cui debbono interagire. Mentre per certe categorie, sensori inerziali ad esempio, le soluzioni proposte sono ormai consolidate ed efficienti, esistono degli ambiti dove i problemi incontrati sono ancora in parte non risolti, e che pongono un limite alla produzione commerciale di questi sensori.

(18)

uno dei problemi `e quello di mostrare, in molte configurazioni, l’area sensibile sulla parte frontale del wafer, esponendo cos`ı il wafer al rischio di danneggiamento o di malfunzionamento elettrico. Si ricorre cos`ı molto spesso, laddove `e possibile, a soluzioni che possano permettere un accoppiamento sul retro del wafer, proteggendo elettronica, saldature e sensore in qualche forma di incapsulamento (ad esempio il sensore prodotto da Sensirion). Oppure sono utilizzati sistemi ibridi nei quali il sensore e l’elettronica sono realizzati su chip differenti, ed alloggiati insieme successivamente nel package; questa soluzione migliora, nella maggior parte dei casi, la protezione dell’elettronica.

Le peculiarità del progetto di package per sistemi MEMS, rispetto alle soluzioni usate per i circuiti integrati, pongono sia problemi di natura tecnologica che di costi elevati. Infatti, anche per quelle classi di sensori e attuatori per le quali è possibile una produzione commerciale, il costo del package generalmente va ad influenzare il prezzo finale per una percentuale che può variare dal 75% al 95% del costo comples- sivo [52]. L’elevata incidenza della fase di packaging, per sistemi MEMS, sul costo finale è da imputarsi anche alla difficoltà di testing dell’intero sistema a livello del wafer. A questo livello non è normalmente possibile verificare la funzionalità del sistema, ma solo verificarne alcuni parametri fisici, o la funzionalità dell’elettronica integrata sul chip. Questo comporta che, a differenza della produzione di circuiti integrati, i dispositivi subiscano la fase di post-processing e successivamente di packaging, senza che sia disponibile un valido supporto di diagnostica e selezione di tipo batch.

2.3.1 Wafer Level Packaging

Il processo di packaging per sistemi MEMS pu`o avvenire sia a livello di singolo dispositivo (Device Level Packaging), sia a livello di wafer (Wafer Level Packaging).

Quest’ultima soluzione procede al partizionamento del wafer, nei singoli dispositivi, solo dopo i processi di incapsulamento delle strutture MEMS, che avvengono in modo parallelo sull’intero wafer. In questo modo si ha la possibilit`a di procedere al taglio del wafer e all’assemblaggio finale su un supporto, con il microsistema gi`a in parte protetto. La tecnica comunemente utilizzata prevede di incollare, con dei

(19)

processi particolari, dei substrati di silicio microlavorati (per sensori di pressione ad esempio) o dei wafer (accelerometri e sensori chimici) al substrato sul quale sono stati realizzati i sensori. Un processo completo di WLP, partendo da wafer processati, prevede i seguenti passi:

• preparazione del wafer al processo di bonding con l’incapsulamento (lavaggio del wafer, attivazione della superficie, ...);

• allineamento del wafer con i substrati per il packaging;

• processo di bonding dei wafer con i substrati;

• processi di post-incapsulamento sul wafer (taglio, assemblaggio finale, ...).

I metodi utilizzati per creare una adesione ermetica fra substrato e wafer di copertura sono molti e possono essere classificati in due categorie:

• Direct Bonding

• Intermediate Layer Bonding

Direct Bonding

Fanno parte di questa categoria il Fusion Bonding e l’Anodic Bonding. Il Fusion Bonding `e una tecnica di incollaggio fra substrati di silicio che non richiede alcuno strato intermedio. Data l’identica natura dei due substrati, nessuno stress termico viene introdotto nel sistema con questo metodo. Il processo ha inizio con la pulizia delle superfici di contatto, la loro idratazione e l’attivazione delle stesse in fase di plasma. Allineati i due substrati, la temperatura viene portata sopra gli 800^◦C e legami Si-O-Si si formano, alla superficie di contatto, all’aumentare della tempe- ratura, formando uno strato di ossido di silicio spesso fino a 4 µm. Questa tecnica si può utilizzare anche con sottili strati di sostanze vetrose interposte o con wafer ossidati. I legami che si ottengono fra i substrati fusi assieme sono molto forti e la tecnica è compatibile con processi CMOS (se vengono usate le minime temperature necessarie); gli svantaggi sono legati all’alta sensibilità delle condizioni di pulizia della superficie, che richiedono un’accurata preparazione dei substrati (massima di- mensione di contaminanti presenti sulla superficie di 1 µm).

L’altra tecnica che non fa uso dei strati intermedi fra i due substrati da incollare

(20)

contenente ioni di sodio. Viene utilizzato del vetro con coefficiente di dilatazione termica molto vicino al silicio (Pyrex ad esempio). L’unione si realizza ponendo il substrato di silicio su una piastra riscaldante posta a massa, allineando lo strato di vetro e ponendolo a contatto. Una tensione negativa, che pu`o andare dai 500 ai 1000 V , viene applicata al substrato di vetro e tutto il sistema viene poi scalda- to fino a temperature comprese fra 200 e 500^◦C. Ioni positivi, principalmente ioni sodio, vengono raccolti dall’elettrodo negativo lasciando scoperta una carica negativa all’interfaccia vetro-silicio. Si crea in questo modo un intenso campo elettrico all’interfaccia che pone in stretto contatto le due superfici, facilitando la reazione chimica fra i due materiali. `E possibile con questa tecnica legare due substrati di silicio, tramite la deposizione di un sottile strato di vetro su uno dei due (0.5−4 µm) e procedendo con la tecnica usuale tranne che utilizzare tensione molto meno ele- vate (in qualche caso fino a 30 V ).

I vantaggi di questa tecnica sono molti:

• elevata resistenza del legame fra i substrati;

• ottima possibilit`a di allineamento se `e impiegato vetro trasparente;

• tolleranza sulla presenza di residui sulle superfici;

Gli svataggi sono legati alle alte temperature, e agli intensi campi elettrici necessa- ri, caratteristiche che rendono questa tecnica di difficile compatibilit`a con processi standard CMOS.

Intermediate Layer Bonding

Le tecniche qui riportate utilizzano uno o pi`u strati intermedi per l’adesione ermetica di due substrati, quelle pi`u comune sono l’Eutectic Bonding, l’Adhesive Bonding e Glass Frit Bonding. L’Eutectic Bonding utilizza la propriet`a eutettica di due materiali la cui combinazione ha un punto di fusione inferiore a quello dei suoi costituenti. Viene comunemente impiegata una lega composta dal 97.1 wt% di Au e dal 2.85 wt% di Si, realizzata ponendo uno strato d’oro in contatto con il silicio e scaldando: gli atomi di oro cominciano a diffondere nel silicio fino a consumare l’oro deposto e a formare una lega con punto di fusione attorno a 386^◦C. La tecnica con- sente l’incollaggio di due substrati di silicio deponendo su uno dei due uno strato

(21)

Figura 2.6: Processo di screen printing.

di oro e , dopo aver allineato e portato a contatto con forza i substrati, scaldando il sistema a temperatura comprese fra 200 e 400^◦C. Il processo è CMOS compatibile e si ottiene una buona ermeticità; si ha, però, la necessità di una forza elevata nel tenere a contatto i due wafer e di utilizzare due passi di processo distinti per l’allineamento dei wafer e il processo di bonding.

Per quanto riguarda l’Adhesive Bonding, questa tecnica permette l’incollaggio di due wafer per mezzo di uno strato di materiale adesivo. Gli adesivi comunemente utilizzati sono molti: resine epossidiche, PMMA, poliammidi, gomme a base di si- licone e fotoresist negativo. Questo tipo di incollaggio si ottiene per temperature inferiori a 150^◦C, e vi è la possibilità di litografare lo strato di adesivo deposto (ad esempio se si usa fotoresist negativo). Non vi sono richieste particolari di pulizia delle superfici e il processo è CMOS compatibile. Gli svantaggi vengono principalmente dalle caratteristiche di isolamento non eccellenti e dalla possibilità che l’adesivo rilasci gas durante il processo.

Un’altra tecnica di incollaggio fra wafer `e il Glass Frit Bonding. Esso consiste nell’utilizzare un sostanza vetrosa a basso punto di fusione per legare insieme le superfici dei substrati. Questa sostanza vetrosa è deposta sotto forma di pasta sul substrato di copertura del sistema ed è composta da un legante organico e da polver di vetro. Questa pasta `e deposta tramite un processo standard di screen printing, come schematizzato in Figura 2.6, dopodich´e lo strato deposto è lasciato

(22)

legante organico e sinterizzare la polvere di vetro contenuta nella pasta. Il wafer, a questo punto, viene allineato e posto in contatto con il wafer contenente il sensore.

Viene poi innalzata la temperatura del sistema sopra il punto di fusione del vetro e applicata una forza fra i due wafer. Grazie alla polvere di vetro, a basso punto di fusione, l’intero processo pu`o essere condotto a temperature al di sotto di 450^◦C, per evitare il danneggiamento di circuiti integrati (CMOS compatibile), raggiun- gendo comunque un’eccellente isolamento. Questo processo, inoltre, non richiede un elevato grado di pulizia delle superfici e la sostanza vetrosa che lega i wafer risulta flessibile rispetto ai wafer, rilasciandone gli stress. Gli svantaggi sono legati al passo di processo aggiuntivo per la deposizione del glass frit per mezzo dello screen printing e dalla scarsa pulizia del processo, in termine di inquinamento dei wafer e dell’ambiente di produzione.