Gain boosting

Nel capitolo 2 si è accennato al fatto che un errore di matching sui transistor a gate comune della sezione di uscita del current amplier, si ripercuote in uscita come oset sistematico valutabile attraverso le simulazioni Monte Carlo.

Sappiamo che in uno specchio cascode, lo stadio a gate comune fa si che i MOS a source comune lavorino con la stessa VDS al ne di avere un KM più

vicino possibile al valore nominale. La presenza di mismatch sui transistori a gate comune rende meno preciso lo specchio e comporta la nascita dell'oset in uscita, in quanto lo stadio a source comune non lavora con la stessa VDS

su entrambi i lati. Per limitare gli eetti di tale mismatch si è utilizzata la congurazione circuitale mostrata in gura 3.14 la quale ssa la tensione di drain dei mosfet a source comune rendendo lo specchio più preciso.

Gli amplicatori aggiunti sono quelli che in gura 3.11 vengono contrassegnati con G1,G2,G3 e G4. Un ulteriore vantaggio del gain boosting è l'innalzamento

della resistenza di uscita, valutabile osservando la gura 3.15

Figura 3.14: Schema circuitale semplicato della tecnica gain boosting

Consideriamo che la tensione in uscita dall'amplicatore aggiunto valga: vout = A · (v+− v−) (3.36)

dove con A si è indicato il guadagno dell'amplicatore. Analizzando il circuito, possiamo scrivere:

vgsB = −ip· rd(1 + A) (3.37)

e

ip = gm· (−ip · rd(1 + A)) +

vp− ip· rd

CAPITOLO 3. PROGETTO DEL NUOVO SISTEMA 64

Figura 3.15: Calcolo della resistenza di uscita

ed inne:

Rout−gb =

vp

ip

= 2 · rd+ gmrd2(1 + A) ' gmrd2· A (3.39)

Quindi, rispetto ad uno stadio cascode convenzionale, si ha un incremento sulla resistenza di uscita di fattore pari all'amplicazione A.

Progetto di G1 (G2)

Lo schema è quello di gura 3.16, nella quale si riconosce un'amplicatore operazionale a singolo stadio. Questa tipologia di amplicatori operazionali trova impiego solo quando il carico è di tipo capacitivo in quanto il guadagno crolla con carico resistivo. Nel nostro caso l'uscita dell'amplicatore è colle- gata al gate di M8−CA per cui possiamo considerare come carico la CGB di

M8−CA. La coppia dierenziale di ingresso è a P-MOS per non avere limitata

la dinamica di uscita verso il potenziale di ground. Il guadagno vale:

Ad= gm· ROU T (3.40)

avendo indicato con gm la transconduttanza dei MOS della coppia dieren-

ziale, mentre con ROU T la resistenza che si vede dall'unico punto ad alta

impedenza del circuito, cioè l'uscita. Questa vale il parallelo di due resisten- ze: quella che si vede attraverso il drain di M2 e di M4, per cui come ordine

di grandezza vale rd. Pertanto, il guadagno di questo stadio è dell'ordine di

gm· rd, cioè un centinaio. Considerando un transistore MOS in saturazione,

la sua rd vale: 1 rd = λβ 2(VGS− Vt) 2 _{' λI} D (3.41)

Figura 3.16: Schema circuitale degli amplicatori G1 e G2

quindi, il guadagno Ad lo possiamo scrivere come

Ad' gm· rd=

gm

IDλ

(3.42) ed essendo λ dipendente dalla lunghezza di canale secondo una proporzio- nalità inversa, per avere un valore accettabile di rd occorrerà lavorare con

transistori che non hanno L minime. Si impone la corrente di polarizzazione ID9 pari a 50nA quindi, in assenza di segnale dierenziale di ingresso, tale

corrente si ripartisce tra M1 e M2, ottendendo ID1 = ID2 = 25nA. Inne,

assumendo VOD1 = VOD2= 100mV, i transistori di ingresso sono determinati:

W1

L1

= W2 L2

= 0.05 (3.43)

Si consideri adesso lo schema di gura 3.16. Il MOS M4−CA deve essere in

saturazione per cui possiamo ssare VDS4−CA = 200mV, conseguentemente il

valore di VK risulta determinato. La tensione VGS8−CA si può ssare intorno

alla Vtn ovvero a 400mV. Così facendo, si ottiene che VOU T = 0.6V. Nel caso

di ingresso dierenziale nullo, si ha:

VGS3= VDS4= VOU T = 600mV (3.44)

Lo specchio semplice deve specchiare con coeciente KM unitario per cui i

due transistori devono avere i β uguali inoltre, per avere maggior precisione, si impone L3 = L4. Dalla (3.44) si evince che la tensione di overdrive dei

CAPITOLO 3. PROGETTO DEL NUOVO SISTEMA 66 MOS M3, M4 vale 200mV e questo gioca un ruolo importante sul fattore di

silenziamento del rumore. Dunque: W3

L3

= W4 L4

= 0.02 (3.45)

Per il transistor M9 ssiamo la VOD9 a 200mV per cui:

W9

L9

= 0.025 (3.46)

Progetto di G3 (G4)

Proseguiamo adesso con la progettazione dell'amplicatore G3. Per questo amplicatore non è stato possibile utilizzare lo schema di gura 3.16 in quanto la tensione di soglia dei p-MOS è maggiore di quella degli n-MOs e in più con il processo adottato non si hanno a disposizione MOS con tensione di soglia ridotta, pertanto la polarizzazione di un amplicatore dierenziale con carico a specchio ed uscita collegata allo stadio a gate comune, non risulta possibile. Si è dunque scelto un'architettura che svincoli le tensioni di uscita da quelle di ingresso come accade in un amplicatore folded, rappresentato in 3.17.

Figura 3.17: Schema circuitale dell'amplicatore folded

Il guadagno di questo amplicatore è simile a quello di un amplicatore folded cascode ma non avendo lo specchio di uscita cascode, risulterà inferiore. Si noti che per questa applicazione non sono necessari guadagni elevati, mentre,

risulta estremamente critica la dinamica, che sarebbe stata inferiore con una soluzione cascode. Ancora una volta il guadagno risulta:

Ad= gm· ROU T (3.47)

dove gm = gm1 = gm2 mentre la ROU T è dell'ordine di rd.

Da progetto si impone che M12−CA abbia una VDS intorno a 300mV (cioè

VZ = 0.9V) mentre per il MOS M14−CA deniamo una | VGS | pari a 400mV;

si ottiene allora una VOU T=500mV la quale risulta uguale a VDS8. I MOS

M7 ed M6 dovranno lavorare in saturazione quindi la tensione VKX si deve

ssare in modo opportuno. Il massimo valore VKXmax è quello che posiziona

M4 e M5 alla soglia della saturazione, ovvero:

VKXmax = VDD − (| VGS4| − | Vt4 |) − | VGS7| (3.48)

Considerando | VOD7 |=| VOD6 |= 100mV e | VOD4 |=| VOD5 |= 200mV,

si ottiene VKXmax = 0.4, pertanto possiamo ssare VKX = 0.2V Scegliendo

una corrente di polarizzazione della sezione di uscita pari a 50nA, possiamo ricavare le dimensioni dei MOS M8 e M9:

W8

L8

= W9 L9

= 0.04

mentre per i mos a gate comune si ha: W6

L6

= W7 L7

= 0.2

Con i valori no ad ora ottenuti si calcola una VD1 = VD2= 0.8V. Per ridurre

il contributo di rumore di M4 e M5, progettiamo la loro tensione di overdrive

pari a 300mV e ssando ID4 = ID5 = 75nA, si ricava:

W4

L4

= W5 L5

= 0.03

Per il MOS M3 ipotizziamo una VOD3= 100mV da cui si ottiene:

W3

L3

= 0.04

Per la coppia di ingresso, volendo VOD1 = VOD2= 200mV, si calcola:

W1

L1

= W2 L2

CAPITOLO 3. PROGETTO DEL NUOVO SISTEMA 68 L'architettura degli amplicatori G3 e G4 sebbene dia dei buoni risultati

in termini di gain boosting, presenta un PSRR ridotto ma accettabile per tensioni di alimentazione tra 1.0V e 1.2V.

Implementando la tecnica del gain boosting si ottiene la congurazione di gura 3.14. Risulta evidente però che così l'oset degli amplicatori aggiunti viene portato in uscita insieme a quello degli stadi a gate comune. Ecco che si deve sottoporre alla modulazione chopper ogni amplicatore. Si introducono pertanto altri due modulatori.

Figura 3.18: Sezione di uscita del current amplier con tutti i modulatori espicitati

La gura 3.18 evidenzia la sezione di uscita dell'amplicatore di corrente in cui si nota l'aggiunta di due ulteriori modulatori. Si consideri, soltanto per il momento, che i modulatori siano pilotati dal segnale di clock del sistema, ipotesi che più avanti verrà rimossa.