Progettazione di un analog front end (A.F.E.) su processo STMicroelectronics BCD8s per lettura di sensori capacitivi

Dipartimento di Ingegneria dell'Informazione

Informatica, Elettronica e Telecomunicazioni

Corso di studi in

Ingegneria Elettronica

Tesi di Laurea Magistrale

Progetto di un analog front end (A.F.E.) su

processo STMicroelectronics BCD8s per la

lettura di sensori capacitivi

Candidato:

Andrea Ria

Relatori:

Prof. Paolo Bruschi

Prof. Massimo Piotto

Ing. Simone Del Cesta

Anno Accademico 2015/2016

1

Ai miei Genitori e ai miei Amici che mi hanno supportato e sopportato

Indice

Introduzione i

1 Sensori capacitivi e interfacce 1

1.1 Applicazioni dei sensori capacitivi . . . 1

1.1.1 Misure di pressione . . . 1

1.1.2 Misure di umidità . . . 2

1.1.3 Misure di accelerazione . . . 4

1.1.4 Misure di specie chimiche . . . 6

1.2 Interfacce . . . 6

1.2.1 Sensori capacitivi: congurazioni . . . 8

1.3 Interfacce C to V . . . 9

1.3.1 Interfaccia basata su misura impedenziometrica . . . . 9

1.3.2 Charge Amplier Switched Cap . . . 12

1.3.3 Amplicatore Chopper . . . 18

1.4 Interfacce C to F . . . 19

1.4.1 Ring oscillator . . . 20

1.4.2 VCO current starved . . . 20

1.5 Interfacce C to D . . . 21

2 Versione precedente 24 2.1 Funzionamento . . . 25

2.2 Analisi delle non idealità: rumore . . . 29

2.2.1 Contributo di rumore in corrente . . . 32

2.2.2 Contributo di rumore del comparatore . . . 34

2.2.3 Il jitter . . . 35 2.2.4 Dynamic Range . . . 35 2.3 Prestazioni dell'interfaccia . . . 37 2.3.1 Ramp Generator . . . 37 2.3.2 Current Amplier . . . 41 2.3.3 Ulteriori problematiche . . . 43 1

INDICE 2

3 Progetto del nuovo sistema 46

3.1 Nuove speciche di progetto . . . 46

3.2 Progetto del Ramp Generator . . . 47

3.2.1 Progetto dell'Amplicatore Operazionale . . . 47

3.2.2 Progetto dell'inverter Current Starved . . . 54

3.2.3 Progetto del comparatore con isteresi. . . 56

3.3 Progetto del Current Amplier . . . 58

3.3.1 Progetto del controllo di modo comune . . . 61

3.3.2 Gain boosting . . . 63

3.4 Progetto del comparatore di uscita . . . 68

3.4.1 Modiche al comparatore con isteresi . . . 69

3.4.2 Progetto del preamplicatore . . . 69

3.5 Tecnica Double Chopper . . . 72

3.6 Circuiti ausiliari . . . 75

4 Simulazioni e risultati 77 4.1 Analisi dei segnali principali . . . 77

4.1.1 Segnale in uscita dal Ramp Generator . . . 77

4.1.2 Segnale in uscita dal comparatore con isteresi . . . 79

4.1.3 Segnale in uscita dal CA . . . 79

4.2 Consumi . . . 79

4.3 Linearità . . . 83

4.4 Deriva termica . . . 87

4.5 Jitter . . . 90

4.6 Figura di merito . . . 91

Introduzione

Dalla ne degli anni '90 la sensoristica ha avuto un importante impatto sulla ricerca elettronica al ne di ottenere funzionalità e prestazioni che esaltassero le caratteristiche di ogni sensore.

Tali sensori si trovano in numero sempre crescente nei dispositivi portatili quali tablet, smartphone e più recentemente, smartwatch che ricoprono una consistente porzione del mercato dell'elettronica di consumo. Questa tenden-za vincola il progettista a ridurre i consumi dell'interfaccia con opportune architetture low-power che però non alterino la risoluzione dell'intero siste-ma. Si può ottenere questo obiettivo analizzando e migliorando architetture già esistenti implementandole in processi moderni che consentono lo scaling delle dimensioni e delle tensioni di alimentazione. Una tipologia di senso-ri particolarmente interessanti per circuiti low-power sono quelli capacitivi, poichè consentono di limitare il consumo pur garantendo elevate risoluzioni. Questa tesi ha come obiettivo la progettazione di un'interfaccia low-power per sensori capacitivi con uscita modulata in PWM, utilizzando il proces-so BCD8s a 0.16µm (dopo scaling) di STMicroelectronics, come ambiente di progettazione Cadence Virtuoso e come simulatore ELDO della Mentor Graphics. Il progetto è stato realizzato partendo dall'analisi critica di un'ar-chitettura preesistente studiando la possibilità di ridurne i consumi senza introdurre peggioramenti della risoluzione.

Il capitolo 1 presenta una rassegna di applicazioni per sensori capacitivi e le varie tipologie di interfacce utilizzate, evidenziando i pregi e i difetti delle singole realizzazioni con focus sul consumo e risoluzione.

Nel capitolo 2 si eettua l'analisi critica dell'architettura preesistente in-dagando in termini di consumo, risoluzione e derive dei dispositivi per poi sfociare nelle possibili tecniche da implementare per migliorare i parametri di merito.

Nel capitolo 3 si aronta la progettazione della nuova interfaccia sof-fermandosi prevalentemente sulle nuove strutture introdotte ma anche sui

INTRODUZIONE ii miglioramenti dei blocchi che facevano parte della vecchia versione.

Il capitolo 4 riporta le simulazioni eettuate sull'interfaccia progettata, corredate da un'analisi critica dei risultati ottenuti. Inoltre, per confrontare le prestazioni ottenute con le prestazioni della soluzione di partenza, vengono calcolate alcune cifre di merito per questo tipo di interfacce.

Capitolo 1

Sensori capacitivi e interfacce

I sistemi elettronici devono interagire con l'ambiente circostante scambiando le informazioni acquisite attraverso opportuni sensori. La misura è tipica-mente indiretta e l'informazione desiderata risiede in una elaborazione della misura stessa. Le grandezze siche misurabili sono molteplici come del resto lo sono anche le prestazioni richieste le quali hanno portato alla realizzazione di tipologie di sensori ottimizzati per lo scopo specico.

Ogni sensore richiede un'opportuna interfaccia analogica (A.F.E.:Analog Front-End), che trasduce la grandezza sica rivelata in una grandezza adatta agli stadi successivi di elaborazione.

1.1 Applicazioni dei sensori capacitivi

La rivelazione di grandezze siche attraverso misure di capacità è uno dei più comuni approcci nei sensori che si basano sui MEMS ed è preferito nelle applicazioni come accelerometri, sensori di pressione e di umidità ed, inne, nei sensori chimici. Le piccole variazioni di capacità che devono essere acqui-site impongono l'utilizzo di interfacce che sono sullo stesso chip del sensore (SoC) oppure nello stesso package (SiP) al ne di minimizzare le capacità parassite le quali renderebbero meno precisa la misura. Si possono sfruttare diversi approcci dipendentemente dalle richieste di precisione, consumo, tipo di segnale di uscita, larghezza di banda e area occupata.

1.1.1 Misure di pressione

Le misure di pressione sfruttano la tecnologia MEMS per realizzare mem-brane sottili conduttive ottenendo un condensatore con una faccia statica ed una mobile. Applicando da un lato una pressione di riferimento Prif e

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 2 sull'altro la pressione incognita Px, la membrana subirà una certa curvatura

allontanandosi o avvicinandosi alla posizione statica. Se consideriamo l'intera struttura come un condensatore a facce piane e parallele, è facile ricavare lo spostamento ∆d imposto dalla diereza delle due pressioni ∆P , utilizzando l'equazione:

C(∆d) = 0r

S d0+ ∆d

(1.1) avendo indicato con rla costante dielettrica relativa del materiale interposto

tra le due membrane e con d0 la distanza tra le due armature in condizione

di equilibrio.

Pertanto, come misura indiretta, possiamo misurare la pressione ambiente partendo dalla capacità misurata a patto di conoscere la relazione tra ∆d e ∆P. Da notare che in un sensore reale la membrana si deforma in modo tale che lo spostamento ∆d non è uniforme, ma cresce passando dal bordo, dove è nullo, al centro, dove raggiunge il massimo valore. L'espressione della capacità è dunque più complessa di quella rappresentata dalla (1.1). Inoltre, per grandi escursioni della pressione, la risposta del sensore non è lineare. Tale non linearità può essere in parte recuperata in fase di elaborazione con opportuni meccanismi.

1.1.2 Misure di umidità

I sensori di umidità igroscopici elettrici sono basati sulla variazione delle pro-prietà elettriche dell'elemento sensibile in funzione della quantità di acqua adsorbita o absorbita dall'ambiente di misura. Il principio di funzionamen-to dipende dal tipo di elemenfunzionamen-to sensibile che può misurare una variazione di capacità, una variazione di resistenza o più in generale una variazione di impedenza. Facciamo riferimento alla variazione di capacità.

Gli igrometri capacitivi presentano un funzionamento simile ad un condensa-tore in cui il dielettrico è un materiale igroscopico (solitamente polimerico o ceramico). Generalmente uno degli elettrodi è permeabile al vapor d'acqua. L'equilibrio igrometrico che si stabilisce tra l'isolante e l'ambiente, modi-ca la permittività relativa del dielettrico; il risultato è una variazione della capacità dell'elemento sensibile che si trasforma in un'informazione rappre-sentativa dell'umidità relativa dell'aria. Questo tipo di dispositivo è sensibile all'umidità relativa poiché esso è in equilibrio termico con l'ambiente da ca-ratterizzare. Lo schema costruttivo di tale sensore é mostrato in gura 1.1 esso è formato da un substrato isolante sul quale è depositato, mediante at-tacco chimico, l'elettrodo inferiore costituito da due contatti gemelli. Un

Figura 1.1: Struttura di un igrometro capacitivo

sottile lm polimerico, avente uno spessore di circa 1µm, ricopre tale strato e fa da supporto all'elettrodo superiore, permeabile al vapor d'acqua, depo-sitato sotto vuoto su tale lm. Il sensore presenta una caratteristica tale che all'aumentare dell'umidità relativa (e quindi della quantità di acqua absor-bita dal polimero) aumenta la costante dielettrica del polimero absorbente. Come riportato in [1], la curva caratteristica degli igrometri capacitivi può essere descritta con buona approssimazione da una relazione del tipo:

C = h ν  1/3_W − 1/3_F + 1/3_F i3 0 A L (1.2)

avendo indicato con W, F e 0 le costanti dielettriche dell'acqua, del

lm sensibile e del vuoto, ν la frazione volumetrica dell'acqua absorbita dal sensore, A la supercie degli elettrodi ed L lo spessore del dielettrico. Alcuni igroscopi capacitivi presentano anche elementi riscaldanti al ne di aumentare la diusività del vapor d'acqua nel polimero per velocizzare la risposta del sistema ma al contempo ne peggiora la risoluzione, come indicato dallo studio condotta da [2]

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 4

1.1.3 Misure di accelerazione

Utilizzando opportune techinche di etching è possibile integrare su silicio strutture meccaniche anche particolarmente complesse. Una particolare ap-plicazione di tali tecniche ha reso possibile la realizzazione di accelerometri la cui struttura schematica è riportata in gura1.2. Il funzionamento è basato

Figura 1.2: Struttura di accelerometro monoassiale con lettura dierenziale

su una massa sismica che subisce le accelerazioni e due molle che collegano la massa al substrato consentendole il movimento lungo un solo asse. Le molle vengono realizzate come travi sospese ripiegate in modo che la costante ela-stica equivalente risulti la somma delle singole molle, ottenendo elevati valori con poco ingobro. La massa è dunque sensibile alle accelerazioni in una sola direzione e la si può misurare conoscendo la posizione della massa all'equili-brio. Per determinare la posizione della massa si fa una misura di capacità (in questo caso dierenziale) la quale ci permette di ricavare lo spostamento delle armature ∆x . Come facce del condensatore si utilizzano gli elettrodi solidali alla massa e quelli ancorati al substrato come mostrato sopra. Sfrut-tando la forma interdigitata per la massa e per gli elettrodi, la supercie del condensatore equivalente aumenta massimizzando la risoluzione ma non l'area occupata.

Il secondo principio della dinamica aerma ~

F = m~a (1.3)

Mentre per la forza elastica si ha: ~

F = KEQ∆x~ (1.4)

Eguagliando la (1.3) con la (1.4) possiamo ricavare l'accelerazione misurata. ~a = KEQ

~ ∆x

m (1.5)

Ovviamente, quello che misuriamo è la componente lungo l'asse di sensibilità. Come già detto, occorre misurare lo spostamento ∆x e lo facciamo conside-rando l'equivalente elettrico di un elettrodo sso e di un elettrodo mobile come riportato in gura 1.3.

Figura 1.3: Circuito elettrico equivalente

Sapendo che d è la distanza tra le armature a riposo e ipotizzando un asse verticale parallelo alla massa sismica, possiamo scrivere :

C1 = A d + ∆x (1.6) C2 = A d − ∆x (1.7)

Considerando il partitore capacitivo e che V+_{= −V}− _{= V si ottiene :}

VX = V ·

C1− C2

C1+ C2 (1.8)

Inne, utilizzando la (1.6), la (1.7) e sostituendo nella (1.8) si ha: VX = V ·  −∆x d  (1.9) Pertanto, alla luce dei risultati ottenuti, è possibile ricavare lo spostamento ∆x e quindi l'accelerazione.

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 6

1.1.4 Misure di specie chimiche

Con le tecnologie MEMS si possono realizzare anche sensori chimici i quali riescono a rivelare la presenza e la concentrazione di particolari specie chi-miche generalmente sottoforma di gas. Come indicato nel [3], la misura della concentrazione della specie chimica in esame, può avvenire sfuttando il sistema di gura 1.4.

Figura 1.4: Struttura del sensore chimico

Il MEMS di gura permette di misurare la concentrazione di un pariti-colare analita gassoso attraverso una variazione di capacità ottenuta tra due elettrodi in cui è interposto un polimero sensibile alla specie chimica da mi-surare. Attraverso delle fessure l'analita raggiunge il polimero e, reagendo con esso, ne muta la costante dielettrica e quindi la capacità.

1.2 Interfacce

Come discusso precedentemente, il ruolo dell'interfaccia è quello di conver-tire la grandezza elettrica tipica del sensore in un'altra grandezza elettrica adatta ai successivi blocchi di elaborazione che fanno parte di un sistema di acquisizione ed elaborazione dei segnali (D.A.S.:Data-Acquisition-System). Le tipologie di conversione per sensori capacitivi sono generalmente :

• Capacità - Tensione (C to V) • Capacità - Frequenza (C to F) • Capacità - Duty cicle (C to D)

Ovviamente il progettista sceglierà una o l'altra architettura in base alle spe-ciche di progetto.

Buona parte dei sensori integrati presenti sul mercato, forniscono in uscita un segnale analogico; questo è utile quando le funzioni da implementare sono semplici come attivare un'allarme nel caso in cui venga superato il valore di una soglia di riferimento, oppure quando il sensore è integrato in un si-stema in cui sono presenti solo dispositivi analogici. Fanno parte di questa categoria i convertitori C to V che permettono di ottenere risoluzioni elevate ma con architetture complesse e di dimensioni non ridotte. Tenendo inoltre presente la necessità di elaborare le informazioni con dei microcontrollori, la tesione in uscita deve essere convertita in digitale mediante opportuno ADC, prevalentemente ∆-Σ.

La conversione C to F utilizza circuiti molto semplici dunque molto com-patti basati, ad esempio, su oscillatori a rilassamento. Bisogna comunque osservare che i convertitori C to F dipendono fortemente da parametri quali resistori o dai gm dei mosfet utilizzati, come riportato in [4].

Un segnale di uscita digitale è invece preferito quando dobbiamo lavorare solo con dispositivi digitali - come i microcontrollori - oppure se il sensore si trova distante dal sistema di elaborazione e possono essere presenti disturbi elettromagnetici come negli autoveicoli. Una soluzione intermedia utilizza segnali "quasi-digitali" ovvero segnali la cui informazione non è codicata ma sono a due livelli. Ne fanno parte la PWM (pulsewidth modulation) e la PFM (pulse frequency modulation). I segnali PWM o PFM per loro natura, sono a due livelli e pertanto possono essere trasmessi su canali moderatamente rumorosi come lughi cavi o connessioni RF. I segnali possono essere letti facimente dai microcontrollori che devono avere una frequenza di clock tale da rendere il sistema capace di misurare la durata dell'impuso (se parliamo di PWM) oppure il periodo di un segnale (se parliamo di PFM). E' facile dunque intuire che in base alla scelta del clock di sistema, si possono ottenere varie risoluzioni. Come analizzato precedentemente, il trend attuale di scaling delle dimensioni e dei consumi, rende le soluzioni C to V dicilmente scalabili proprio a causa della modulazione in tensione dell'informazione, mentre le topologie C to F e C to D essendo realizzabili con modulazione della corrente, possono essere più facilmente scalabili senza peggiorarne le prestazioni. Nel successivo capitolo ci focalizzeremo sulla progettazione di un'interfaccia C to D con modulazione PWM in quanto:

• il segnale di uscita può essere facilmente convertito in analogico median-te un comparatore che decide l'inizio e la ne dell'impulso rigenerando i livelli di tensione e, a seguire, un semplice ltro LP che estrae il valor medio oppure,

• può essere convertito in digitale dove la durata dell'impulso mi fornisce una nestra temporale dove posso eettuare un conteggio di implusi

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 8 con risoluzione dettata dalla frequenza degli impulsi stessi,

• le architetture sono più semplici rispetto alle altre topologie, • si possono ottenere buone risoluzioni con bassi consumi energetici.

1.2.1 Sensori capacitivi: congurazioni

In base alle congurazioni dei vari sensori, si dovranno adottare interfacce opportune che leggano grandezze unipolari o pseudo/dierenziali.

La congurazione unipolare prevede un condensatore la cui legge di va-riazione è:

C(x) = C0+ ∆C(x) (1.10)

dove C0 è un valore costante e generalmente maggiore di

∆CF S =| C(XM AX) − C(XM IN) | (1.11)

Nelle congurazioni pseudo/dierenziali abbiamo due condensatori CX e

CR che contengono entrambi la C0. Vedi gura 1.5. Se l'informazione da

Figura 1.5: Circuito equivalente di un sensore capacitivo pseudo/dierenziale

rilevare è contenuta nella variazioe di uno solo dei due condensatori, si parla di congurazione pseudo-dierenziale ovvero il condensatore CR ha valore

costante e ssato a C0, mentre Cx varia con la legge espressa nella (1.10).

Nella congurazione dierenziale, invece, entrambi i condensatori variano la propria capacità ma la variazione ha segno discorde per cui si ha :

 C_X = C0+ ∆C

Da sottolineare il fatto che, in entrambi i casi, la tecnologia utilizzata per fabbricare CX e CR è la stessa, pertanto i rispettivi valori dipendono nello

stesso modo da temperatura e processo.

1.3 Interfacce C to V

Abbiamo già accennato al fatto che le interfacce C to V per sensori capaciti-vi, vengono utilizzate quando si vuole una risoluzione spinta senza requisiti stringenti di consumi e dimensioni. La risoluzione elevata viene ottenuta at-traverso l'utilizzo di un LNA come primo stadio dell'interfaccia.

Le topologie circuitali più utilizzate sono realizzate attraverso: • TIA (Trans Impedence Amplier)

• Charge Amplier Switched Cap • Amplicatore Chopper

1.3.1 Interfaccia basata su misura impedenziometrica

Per eettuare la misura secondo l'approccio impedenziometrico, occorre in-serire il sensore in un circuito che utilizza l'amplicatore trans-resistivo come in gura 1.6. Se ipotizziamo che il corto circuito virtuale sia vericato, si

Figura 1.6: Applicazione del TIA con i sensori capacitivi

ottiene: VA = −R(ix− iR) (1.12) con: ix = CX d(−Vs) dt (1.13)

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 10 e analogamente

iR = CR

dVs

dt (1.14)

Generamente il generatore di stimolo impone una tensione sinusoidale, per cui

Vs = VSMcos(ωst) (1.15)

Considerando la (1.13), (1.14) e la (1.15) l'equazione (1.12) diventa :

VA= −RVSMωs(CX − CR) · sen(ωst) = −RVSMωs∆C · sen(ωst) (1.16)

Da notare il fatto che l'informazione risiede nella variazione dell'ampiezza del segnale VA: siamo quindi in presenza di un segnale modulato in ampiezza

e per estrarre il valore di ∆C dobbiamo eettuare un'operazione di demo-dulazione. La demodulazione non può avvenire con un semplice rivelatore di inviluppo in quanto esso non funziona correttamente a basse tensioni e inoltre non riconosce la variazione di segno di ∆C. Sfruttiamo pertanto un rivelatore sincrono come indicato in gura 1.7.

Figura 1.7: Applicazione del TIA con demodulatore sincrono

Quindi la VOU T varrà :

VOU T = K(ωs)∆C · cos(ωst) (1.17)

avendo indicato con K(ωs) il guadagno di tutta la catena. Il demodulatore

sincrono fa uso di un mixer il quale è una fonte non trascurabile di rumore ma non è critico in quanto esso è posto a valle dell'amplicatore. In questo modo il suo contributo di rumore riportato in ingresso è ridotto di un fattore pari al guadagno dell'amplicatore. Il segnale ottenuto dopo il mixer viene ltrato per eliminare le componenti spurie e il rumore oltre la banda del segnale.

L'amplicatore transresistivo lo si è ottenuto chiudendo in reazione negativa l'amplicatore operazionale ma la scelta del tipo di reazione inuenza molto

le prestazioni e il funzionamento di tale amplicatore. Utilizzando come in questo caso una resistenza, otterremo in uscita un segnale tempo continuo ma con con una risoluzione degradata in quanto la resistenza è fonte di rumore termico la cui densità spettrale di potenza è proporzionale al valore nominale del resistore.

In letteratura sono presenti degli amplicatori transresistivi che hanno come elemento di reazione, una o più capacità in modo da ottenere un'in-terfaccia che sfrutta il principio di trasferimento di carica e meno rumorosa. L'architettura proposta in [5] sfrutta una reazione capacitiva ottenuta con un array di capacità selezionabili e una resistenza dimensionata per minimizzare il rumore e realizzare un ltraggio che non alteri il segnale 1.8

Figura 1.8: Interfaccia proposta da H.L. Hu

Il comportamento di questa interfaccia è determinato dall'alternanza delle due fasi:

1. Viene misurata la CX mentre la CR è scollegata

2. Viene misurata la CR mentre la CX è scollegata

Per quanto riguarda le capacità di retroazione, vengono selezionate in base ad una elaborazione digitale al ne di massimizzare la risoluzione. Ipotizziamo che l'amplicatore si comporti idealmente ed applichiamo il trasferimento di carica, ricavando:

V_{OU T}(1) = −CX Cf 1

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 12 V_{OU T}(2) = −CR

Cf 2

VS (1.19)

Facendo il trapporto tra le due si ottiene: V_{OU T}(1) V_{OU T}(2) = Cf 2 Cf 1 CX CR (1.20) Nella soluzione proposta [5] utilizzano questa interfaccia permisurare la variazione di capacità dovuta alle variazioni geometriche del sensore, come nei sensori di pressione o negli accelerometri. Considerando la relazione tra il valore della capacità e lo spostamento delle facce del sensore, possiamo ricavare: ∆d d = CR− CX CR+ CX = C2 C1 − 1 C2 C1 + 1 (1.21) Unendo la (3.12) con la (1.21) otteniamo lo spostamento relativo in fun-zione del rapporto tra le capacità di reafun-zione e del valore assoluto delle ca-pacità misurate. Il ltraggio in alta frequenza elimina eventuali componenti di rumore a frequenze minori di quella di stimolo migliorando la risoluzione complessiva.

1.3.2 Charge Amplier Switched Cap

Prendendo spunto dalle dispense del corso di mixed signal del prof. P.Bruschi (http : //docenti.ing.unipi.it/˜a008309/matstud/MIXED/) possiamo valu-tare l'utilizzo di circuiti switched capacitor per misurare il valore di una capacità. Questi circuiti si basano sul trasferimento di carica secondo cui dato un condensatore e le sue condizioni iniziali, la carica che uisce nel condensatore vale :

∆Q = C · (V_Cf − Vi

C) (1.22)

da cui è possibile ricavare la tensione nale ai capi del condensatore V_Cf = V_Ci + ∆Q

C (1.23)

Lo schema dell'amplicatore di carica è quello riportato in gura 1.9. Il sensore è ancora una volta rappresentato dalla coppia di condensatori CR

e CX che attraverso due deviatori venogono collegati o a massa o ad una

tensione di riferimento. Ragionamento analogo si fa per il condensatore di feedback. Andiamo ad analizzare il comportamento del circuito nelle due fasi di lavoro, considerando valido il cortocircuito virtuale. La congurazione

Figura 1.9: Amplicatore S.C.

Figura 1.10: Amplicatore S.C. nella fase 1

nella prima fase è quella di gura 1.10 ed analizzando le tensioni si ha:          V_C(1) X = −v (1) n − VR V_C(1) R = −v (1) n V_C(1)₂ = vn(1) V_{OU T}(1) = −vn(1)

Avendo indicato con v(.)

n le componenti di rumore relativa alla fase (.). Nella

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 14

Figura 1.11: Amplicatore S.C. nella fase 2

       V_C(2) X = −v (2) n V_C(2) R = −v (2) n − VR V_C(2) 2 = V (int) C2 + ∆Q C2

Da notare che VC2 dipende da VOU T che è incognita, quindi si calcola dalla

variazione di carica da una fase intermedia (V(int)

C2 ) alla fase V

(2)

C2 . Per evitare

il problema del charge sharing, le due fasi di clock non sono sovrapposte, quindi tra la fase 1 e la 2 esiste la fase intermedia in cui tutti i deviatori non sono connessi e vengono campionate le tensioni ai capi dei condensatori che introducono il rumore KT C .      V_C(int) X = −v (1) n − VR+ vX V_C(int) R = −v (1) n + vR V_C(int)₂ = v(1)n + v2

Avendo indicato con v· il disturbo KT/C presente dopo il campionamento

di ogni capacità.

Per il cortocircuito virtuale si ha che:

∆QC2 = ∆QCX + QCR (1.24) con ∆QCX = CX  V_C(2) X − V (int) CX  = CX −v(2)n + v (1) n + VR+ vX
(1.25) ∆QCR = CR  V_C(2) R − V (int) CR  = CR −v(2)n + v (1) n − VR− vR
(1.26)

Quindi si ha VC2 = v (1) n + v2 + CX − CR C2 VR+ (vn(1)− vn(2)) CX + CR C2 − vXCX C2 − vRCR C2 (1.27) e, inne : VOU T = CX − CR C2 VR+ Cx+ CR+ C2 C2 (v(1)_n − v(2) n ) + v2+ vR CR C2 + vX CX C2 (1.28) Analizzando l'espressione della tensione di uscita nella fase 2, si possono di-stinguere una componente di segnale utile e una componente di rumore.

Segnale utile ∆CVR C2 Rumore CX + CR+ C2 C2 (v(1)n − v(2)n ) Rumore KT/C v2 + vRC_CR₂ + vXC_CX₂

Da notare che il segnale utile è proporzionale alla dierenza tra le capacità attraverso la costante VR/C2 che rappresenta la sensibilità dell'interfaccia.

Nel contributo di rumore si ha un coeciente moltiplicativo legato ai valori di capacità e la dierenza tra i campioni di rumore all'inizio delle due fasi. Tale tecnica si chiama CDS (Correlated Double Sampling) che garantisce la soppressione dell'o-set e rumore a bassa frequenza. Di contro, però, il segnale utile è valido soltanto al termine della fase 2 in quanto si hanno dei transitori esponenziali per arrivare a regime di ogni fase.

Abbiamo accennato al problema del rumore KT/C ma è presente anche il disturbo dettato dalla charge injection. Il rumore KT/C si presenta ogni volta che si campiona una tensione su una capacità, infatti quando l'interrut-tore commuta, si campiona il segnale utile e il rumore sovrapposto. Questo avvine a causa della presenza inevitabile di una resistenza dovuta allo switch, ai collegamenti e al generatore di tensione.Figura 1.14 Possiamo dunque cal-colare la D.S.P. di rumore in ingresso alla capacità come il contributo della resistenza moltiplicato il modulo quadro della funzione di traferimento del ltro RC. SV_CN(f ) = 4KT R 1 + f fp 2 (1.29)

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 16

Figura 1.12: Circuito equivalente

con

fp =

1

2πRC (1.30)

Integrando la (1.29) otteniamo il valor quadratico medio hv_c2_ni = Z ∞ 0 SV_CN(f )df = KT C (1.31)

Osservando il contributo di rumore KT/C riportato in tabella, sembrerebbe necessario un incremento della capacità C2 per ridurne l'eetto. In realtà

aumentando la C2 si aumenta l'area occupata e si peggiora la risoluzione.

hv2 KT /Ctoti = KT C2  1 + CX C2 + CR C2  (1.32) h∆C2 ni = hv2 KT /Ctoti VR C2 (1.33) Considerando la massima dierenza di capacità misurabile ∆CF S, la (2.15)

e la (2.16), si ottiene : DR = ∆CF S 4∆Cn  = VR 4q_∆CKT F S r ∆CF S C2+ Cx+ CR (1.34) Quindi considerando sse le capacità del sensore, per massimizzare il dynamic range, la capacità C2 deve essere minimizzata risparmiando area.

L'iniezione di carica è un fenomeno dovuto alla non idealità degli switch che in commutazione assorbono o cedono carica nel circuito alterando le equazioni del trasferimento di carica. Come rimedio possiamo adottare:

• Dummy switch

Nelle architetture fully dierential il fenomeno dell'iniezione di caria si pre-senta come contributo in ingresso a modo comune, per cui è reiettato. I dummy switch basano il loro principio di funzionamento sulla proporziona-lità tra carica iniettata (o assorbita), e l'area dei pozzetti dei mosfet con cui è realizzato lo switch stesso.Si faccia riferimento ala gura 1.13. Ponendo lo switch tra altri due mos di area dimezzata , con drain e source corto-circuitati e controllati in controfase rispetto allo switch, la carica iniettata nel transitorio di spegnimento è pari a quella assorbita dai due dummy mo-sfet e l'iniezione di carica risulta attenuata. Analogo ragionamento per il

Figura 1.13: Congurazione dei dummy switch

transitorio di accensione. La soluzione riportata in [6] utilizza un'architettu-ra switched cap per realizzare un'interfaccia generica per sensori capacitivi. L'interfaccia è composta da due charge amplier, uno per ciascuna capacità del sensore, con funzione di convertitori capacità - tensione e, mediante la CDS, di riduzione del rumore a bassa frequenza. Successivamente è presente un amplicatore fully dierential che presenta un'ulteriore CDS. Inne viene convertita l'informazione in digitale mediante un modulatore ∆- Σ che con bassi consumi, garantisce una risoluzione elevata.

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 18

1.3.3 Amplicatore Chopper

Parliamo qui del principio della modulazione chopper, in quanto essa costi-tuisce un ecace tecnica per la riduzione degli eetti della tensione di oset e del rumore icker associati agli amplicatori. Questa tecnica sarà poi ri-presa più avanti in quanto è stata adottata per l'interfaccia oggetto di questo lavoro di tesi.

Il principio di funzionamento della modulazione chopper è traslare, mediante modulazione, il segnale informativo a una frequenza in cui l'amplicatore non presenta oset e rumore icker; successivamente si demodula e si ltra passa basso. Per il segnale l'operazione di modulazione e demodulazione è ideal-mente trasparente e in uscita dal demodulatore il segnale è sempliceideal-mente amplicato. Il rumore introdotto dall'amplicatore, invece, non subisce la modulazione ma solo la demodulazione, per cui esso viene traslato in alto in frequenza. Con un ltro LP possiamo ltrare il rumore introdotto dall'ampli-catre in modo da avere in banda base solo il contributo di rumore termico. Alla base di questo ragionamento stanno due ipotesi: banda dell'amplica-tore innita e segnale modulante con duty cycle del 50%. Uno schema di principio è quello riportato in gura 1.15

Figura 1.15: Schema di principio della modulazione Chopper

La modulazione chopper può essere applicata ad una vasta gamma di sistemi elettronici, comprese le interfacce per sensori capacitivi. Nella solu-zione proposta da [7] l'interfaccia è realizzata con due stadi di amplicasolu-zione entrambi sottoposti a chopper stabilization come riportato in gura 1.16. La modulazione del segnale è eettuata a monte del sensore così che il primo stadio fully dierential sia direttamente connesso al sensore. In uscita al

primo stadio è presente un ltraggio RC passa alto che riduce la componen-te di rumore in bassa frequenza e un demodulatore che trasla il segnale ad una frequenza fL. Prima di essere nuovamente amplicato il segnale subisce

un ulteriore ltraggio passa basso per eliminare le componenti spurie in alta frequenza. Dopo l'amplicazione è demodulato in banda base.

Figura 1.16: Interfaccia proposta in [7]

Con questa tecnica si migliora la risoluzione complessiva del sistema poi-ché le componenti di rumore in banda base sono fortemente attenuate. Ri-sulta però evidente la complessità del circuito, dettata dall'esigenza di utiliz-zare conguazioni fully dierential per rendere facile l'implementazione della modulazione chopper. Come conseguenza si ha un incremento dei consumi energetici.

1.4 Interfacce C to F

Il cuore delle interfacce C to F è un semplice oscillatore la cui frequenza di oscillazione viene modulata dal condendatore dello stesso sensore. L'imple-mentazione dell'oscillatore può essere fatta tramite ring oscillator oppure attraverso VCO. Le interfacce appartenenti a questa categoria hanno la ca-ratteristica di essere circuiti molto semplici, con bassi consumi ma con una precisione generalmente scarsa, in quanto sono soggetti a notevole drift di temperatura ed all'inuenza delle capacità parassite dei dispositivi. La let-tura del segnale di uscita si eettua con un semplice frequenzimetro senza dover utilizzare convertitori analogico-digitali. Da sottolineare il fatto che tali interfacce sono soggette al jitter cioè a variazione casuale del periodo dell'onda a ingresso costante, dovuto principalmente al rumore introdotto dai componenti circuitali.

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 20

1.4.1 Ring oscillator

L'oscillatore ad anello lo si ottiene semplicemente chiudendo in reazione un numero dispari di inverter. Per ssare la frequenza di oscillazione si aggiun-gono delle capacità all'uscita di ogni porta NOT come mostrato in gura 1.17.In assenza delle capacità CL il dispositivo oscillerebbe ugualmente ma

la frequenza di oscillazione potrebbbe essere elevata perchè determinata sol-tanto dalle capacità parassite. Cosi facendo, il sensore va a modulare un polo

Figura 1.17: Oscillatore ad anello utilizzato in [15]

della risposta dell'oscillatore ottenendo una frequenza di oscillazione pari a : fOU T =

1 10τL+ 2τS

(1.35) come riportato in [8]. In gura 1.18 è mostrato un altro approccio possibile, che prevede l'utilizzo di un inverter reazionato per realizzare un ltro passa basso con polo dipendente dalla capacità del sensore.

Figura 1.18: Oscillatore ad anello utilizzato in [9]

1.4.2 VCO current starved

La conversione capacità-frequenza può essere ottenuta tramite un VCO che sfrutta un comparatore con isteresi come riportato in gura 1.19. I transistori M22 e M11 costituiscono un inverter il cui ingresso è l'uscita del sistema,

Figura 1.19: VCO current starved

mentre la corrente erogata a CS è ssata da M2 e da M1 i quali, a loro

volta, producono una corrente proprorzionale a IB attraverso gli specchi di

cui fanno parte. Sapendo che VS1 e VS2 sono le soglie del comparatore con

isteresi, si può dimostrare che la frequenza di uscita vale: fOU T =

IB

2CS(VS2− VS1)

(1.36) Si noti che il periodo del segnale di uscita è proporzionale alla capacità di sensing e quindi questa semplice interfaccia può essere utilizzata per la let-tura di capacità, risultando più robusta al jitter.

Un'altra topologia si basa sul rilascio rapido di energia precedentementee immagazzinata all'interno della capacità del sensore, per eetto di una rea-zione positiva. Poiché la rearea-zione positiva è innescata dalla tensione ai capi della capacità stessa, in base al valore di capacità la tensione di soglia sarà raggiunta in un periodo più o meno lungo modulando così la frequenza degli impulsi. La soluzione proposta da [9] utilizza un oscillatore a rilassamento con un segnale di uscita digitale ottenuto tramite un semplice latch.

1.5 Interfacce C to D

Quest'ultima tipologia di interfacce è rappresentata da applicazioni PWM e PFM dove la grandezza sica che viene letta dal sensore viene convertita in una variazione di duty cycle di un'onda di riferimento nel primo caso, di fre-quenza nel secondo. Sono circuiti più robusti al jitter grazie all'applicazione

CAPITOLO 1. SENSORI CAPACITIVI E INTERFACCE 22

Figura 1.20: Architettura proposta in [9]

di tecniche di cancellzione dell'oset e di rumore a bassa frequenza. Possono essere ottenuti attraverso impedenzimetri o tramite amplicatori di carica, come avveniva per i covertitori C to V. La prima tipologia la tratteremo nei capitoli seguenti dato che è l'oggetto di questa tesi, la seconda invece la ana-lizziamo prendendo spunto da un lavoro proposto in [10] e rappresentato in gura 1.21

Figura 1.21: Circuito proposto in [10]

Il circuito proposto utilizza un OTA come amplicatore di carica ed un comparatore con isteresi per la conversione capacità  periodo,

implemen-tando la tecnica chopper stabilization per ridurre le componenti di rumore in bassa frequenza. Utilizzando un OTA single ended si ha il vantaggio di ottenere un circuito più semplice ma la chopper moduletion deve essere imple-mentata ad-hoc. Cambiando durante un periodo di misura la polarità delle cariche integrate sulla capacità di reazione otteniamo come risultato dell'in-tegrazione sul periodo la dierenza tra due campioni di rumore successivi per cui le componenti considerabili statiche risultano fortemente attenuate.

Capitolo 2

Versione precedente

In questo capitolo viene svolta un'analisi critica della versione preesistente dell'interfaccia tenendo presente gli articoli [11],[12] evidenziandone i difetti e proponendo migliorie.

Figura 2.1: Schema a blocchi dell'interfaccia

Nello schema a blocchi di gura 2.1 il sensore è rappresentato dalla coppia di condensatori CRe CX i quali presentano un terminale a comune. La

quan-tità misurata è ∆C = CX − CR e dipende dalla grandezza sica (o chimica)

oggetto della misura. Per il corretto funzionamento dell'interfaccia il valore di ∆C deve essere maggiore di zero. Il segnale ck è il clock di sistema con duty cycle pari al 50% e frequenza 3 kHz, mentre p è il segnale di uscita dell'inter-faccia il quale è formato da una successione di impulsi isofrequenziali con ck e di durata τ, proporzionale al valore ∆C. Il blocco RG genera, attraverso un integratore di Miller con capacità di feedback CM, un'onda triangolare

VS(t) anch'essa sincrona con il clock che va a stimolare il sensore, mentre il

blocco CA è un amplicatore di corrente dierenziale con guadagno 1 2. Gli switch array (SA) sono mostrati in gura 2.2. Dipendentemente dal segnale

Figura 2.2: Struttua di uno switch array

di comando s gli switch connetteranno i propri ingressi in maniera diretta o inversa alle uscite. La tabella riassume le casistiche appena menzionate.

s=1 Vc=Va Vd=Vb s=0 Vc=Vb Vd=Va

Inne, il blocco CMP è un comparatore low hysteresis ottenuto attraverso la preamplicazione di un comparatore con isteresi.

2.1 Funzionamento

La capacità C0 viene caricata dalle correnti ICA, ID e ∆IB con i segni che

dipendono dalle posizioni degli switch come indicato in gura 2.2. Per sem-plicare la comprensione del funzionamento, si considera nulla l'impedenza di ingresso del CA ovvero si considera vericato il virtual ground, in modo che la caduta di tensione ai capi del sensore sia esattamente il segnale di sti-molo. Questo è un punto importante in quanto permette di avere una buona indipendenza del funzionamento nei confronti delle variazioni di temperatu-ra.

La corrente in uscita dall'amplicatore vale: ICA = 1 2(Ix− IR) = 1 2 dVS(t) dt ∆C (2.1)

Notare che ICA è proporzionale a ∆C e cambia segno ogni mezzo periodo

a causa della pendenza, e quindi della derivata, di VS(t); ma anche SA1

produce un ulteriore cambio di segno, per cui il contributo della ICA è sempre

CAPITOLO 2. VERSIONE PRECEDENTE 26 clock. Per avere una VC stazionaria occorre che la carica netta accumulata in

un periodo di clock (TCLK) sia nulla; a tal proposito si valutano i contributi

di carica di ogni corrente.

La corrente ICA dà un contributo pari a:

QCA = ∆C 2 Z T /2 0 dVs(t) dt dt − ∆C 2 Z T T /2 dVs(t) dt = ∆C · ∆VS (2.2) dove ∆VS è l'ampiezza picco-picco del segnale di stimolo.

Il contributo di carica della ∆IB è nullo in quanto il segno della corrente

cambia ogni mezzo periodo e il valore della corrente è costante. Il ruolo della ∆IB è quello di rendere VC crescente nel primo semiperiodo e decrescente nel

secondo, indipendentemente da ID e da ICA. Questo è garantito dal fatto

che ∆IB è realizzata come riportato nella (2.3).

∆IB> ID+ max | ICA | (2.3)

Per questo motivo la VC raggiunge il suo massimo alla ne del primo

semi-periodo come mostrato in gura 2.3. Considerando il comportamento del

Figura 2.3: Forme d'onda ideali del circuito

comparatore e della porta AND, il segnale di uscita p(t) va alto all'inizio del secondo semiperiodo, quando il clock è a livello logico basso. Il contributo della ID è negativo nel primo mezzo periodo a causa della posizione di

inver-sione di SA2; quando il clock va basso, sia SA1 che SA2 cambiano stato quindi il contributo continua ad essere negativo, per cui:

QD = −2τ ID (2.4)

τ = ∆C∆VS 2ID

(2.5) E' possibile dimostrare che il sistema raggiunge una condizione di regime indipendentemente dallo stato iniziale, come menzionato in [11].

Infatti se il valore massimo della VC è negativo, SA2 è posizionato sullo

stato di inversione e la ID, come la ∆IB, non fornisce contributo di carica e

rimane solamente il contributo della ICA, che è sempre positivo a causa della

condizione CX > CR, quindi progressivamente la VC raggiunge l'andamento

rappresentato in gura 2.3. Contrariamente, se la VC è sempre positiva, la

ID contribuisce in maniera negativa alla carica per l'intero periodo e questo

contributo prevale sul contributo positivo della ICA, in quanto da progetto

abbiamo posto:

ID > max | ICA | (2.6)

per cui la VC progressivamente diminuisce raggiungendo nuovamente uno

stato di equilibrio.

Riassumendo, la IC può essere espressa come:

IC = m1  IX − IR 2 + ∆IB+ m2ID  (2.7) con m1 = ( −1 ck = 0 1 ck = 1 (2.8) e m2 = ( −1 p = 0 1 p = 1 (2.9)

Le fasi di funzionamento sono indicate nelle gure 2.4, 2.5 e 2.6.

CAPITOLO 2. VERSIONE PRECEDENTE 28

Figura 2.5: Congurazione degli switch nell'intervallo B

Figura 2.6: Congurazione degli switch nell'intervallo C

Inne, nella tabella sono riportati i tre intervalli di funzionamento. Intervallo Durata IC

A T/2 −ID+ ∆IB+ ICA

B τ (n) −ID − ∆IB− ICA

2.2 Analisi delle non idealità: rumore

Le principali fonti di non idealità sono: • Rumore

• Impedenza di ingresso non nulla del current amplier La seconda delle due verrà trattata più avanti in questo capitolo.

Nell'analisi del rumore consideriamo ideale il segnale di clock e indaghia-mo i contributi al jitter delle tre correnti integrate su C0. Tenendo conto

del rumore di corrente iC sovrapposto alla IC e del rumore sulla tensione di

riferimento del comparatore Vcmp, si considera un generico periodo di

funzio-namento [t1, t2], corrispondente al periodo compreso tra due fronti in discesa

dell'impulso di uscita, come riportato nella gura 2.7. La gura 2.7 evidenzia

Figura 2.7: Ciclo di funzionamento dell'interfaccia

tre intervalli temporali che possono essere caratterizzati osservando la tabella sottostante, avendo indicato con IA=<| ICA |>= ∆V_TS∆C.

Intervallo Durata IC

A T/2 −ID+ ∆IB+ IA

B τ (n) −ID− ∆IB+ IA

C T/2-τ(n − 1) ID− ∆IB+ IA

Applicando il bilancio delle cariche sul condensatore C0, tenendo presenti

i contributi di rumore, si ricava: Z t2 t1 ICdt + Z t2 t1 iCdt = C0· [Vcmp(n) − Vcmp(n − 1)] (2.10)

CAPITOLO 2. VERSIONE PRECEDENTE 30 Calcoliamo singolarmente gli elementi della (2.10).

Sommando i contributi di carica nelle tre zone si può scrivere Z t2

t1

ICdt = (−IA+ ∆IB− ID) · τ(n−1)− (IA+ ∆IB+ ID) · τ(n)+ T · IA (2.11)

Per semplicare l'analisi si denisce il rumore casuale di carica qic(n)

dovuto al rumore di corrente ic e il rumore casuale di carica qcp(n)dovuto al

rumore sulla tensione di riferimento del comparatore, deniti dalla (2.12) e dalla (2.13). qic(n) = Z t2 t1 iCdt (2.12) qcp(n) = C0· [Vcmp(n) − Vcmp(n − 1)] (2.13)

Applicando la (2.11), (2.12) e (2.13) al bilancio della carica si ottiene la relazione generale per il calcolo di τ, nella quale è distinguibile il contributo del segnale utile e quello di rumore:

aτ(n−1)− bτ(n)= IA 2ID T − qic(n) − qcp(n) 2ID (2.14) con a = −IA+ ∆IB− ID 2ID (2.15) b = a − 1 (2.16)

Da notare che la soluzione stazionaria vista nella (2.5) si ottiene dalla (2.14) imponendo τ(n−1) = τ(n) e considerando nulli i contributi di rumore di carica.

Per semplicare la trattazione del rumore, per quanto riguarda il jitter to-tale si può considerare che la ICA, dipendente dalla variabile di ingresso δC,

sia costituita da una componente costante IAe da una piccola variazione ia.

Trascurando l'eetto della ia nella (2.15), i parametri a e b risultano

indi-pendenti dalle componenti del segnale. Questa ipotesi consente, applicando la trasformata Z e considerando la sola parte utile del segnale, di ricavare dalle (2.15),(2.16) la funzione di trasferimento che lega i termini forzanti del della (2.14) (secondo membro) alle variazioni di piccolo segnale del periodo:

H(Z) = 1

ovvero

H(jω) = 1

a − be−jωT (2.18)

Per calcolare il contributo del rumore di carica sull'uscita è poi suciente moltiplicare la funzione di trasferimento nel dominio jω per la trasformata discreta di Fourier del rumore di carica, ottenendo la (2.19):

τN(jω) = H(jω)

qic(jω) − qcp(jω)

2ID

(2.19) Questa equazione permette di calcolare la densità spettrale discreta di po-tenza (D-DSP) del jitter partendo dalla D-DSP del rumore di carica sempli-cemente moltiplicando per | H(jω) |2_.

Caratteristica interessante è il ltraggio passa-basso introdotto dalla funzione di trasferimento, con attenuazione dipendente dal parametro a (Figura 2.8). Questa proprietà permette di limitare il rumore in alta frequenza senza l'u-tilizzo di un ltro passa basso ma semplicemente incrementando il rapporto tra la ∆IB e le altre due correnti.

Figura 2.8: Funzione di trasferimento corrente-periodo del sistema

Inne, considerando incorrelati il rumore introdotto dal comparatore e quello prodotto dalle correnti, la densità spettrale di potenza discreta com-plessiva è la somma delle D-DSP dei singoli contributi.

CAPITOLO 2. VERSIONE PRECEDENTE 32

2.2.1 Contributo di rumore in corrente

Applicando la Trasformata di Fourier alla (2.12) si può ricavare la relazione tra la DSP del rumore di corrente e la D-DSP del rumore di carica qic(2.20).

Sqc(f ) = +∞

X

k=−∞

T2sinc2[πT (f − kfclk)] · Sic(f − kfclk) (2.20)

Il rumore di corrente iC si può vedere come somma di tre contributi:

iC =  iCA+ ∆C 2CM iRG  m1(t) + iDm2(t) (2.21) Dove:

• iCA, rumore di corrente introdotto dall'amplicatore CA,

• iD, rumore di corrente introdotto dal generatore della ID,

• iRG, rumore di corrente introdotto dal generatore di rampa.

Denendo poi i segnali (adimensionali) modulanti il rumore m1(t)e m2(t)

(Fig:2.9), si può allora risalire alla DSP del rumore di corrente calcolando la DSP dei singoli contributi (2.21). Da notare che m1(t), avendo valor medio

Figura 2.9: Segnali di modulazione del rumore

nullo, ha un eetto sulla iCA equivalente ad una modulazione chopper, per

cui il contributo alla DSP totale è pari alla SIA(fclk)su tutta la banda,

eccet-to nei multipli della frequenza di clock dove sono replicati il icker e l'oset. Prima di procedere con lo studio dei singoli contributi è necessario eettuare un'approssimazione sulla banda dell'amplicatore. La relazione (2.20) con-sidera la banda dell'amplicatore innita mentre nel caso reale, ovviamente, non può esserlo. Nella trattazione formale del problema dovremmo conside-rare il numero di repliche N = fclk

Bamp

contenute nella banda dell'amplicatore ottenendo:

N

X

k=−N

sinc2[πT (f − kfclk)] = α ≤ 1 (2.22)

Per semplicare la trattazione consideriamo fclk abbastanza grande così

che i contributi delle repliche esclusi dalla banda dell'amplicatore siano for-temente attenuati dalla funzione sinc2_{(·), e quindi siano trascurabili, allora}

assumiamo che α sia uguale al limite della (2.22) per N che tende all'innito, ovvero α=1.

La modulazione della iD invece varia in funzione del valore di τ, tra una

mo-dulazione chopper per τ = 0 e assenza di momo-dulazione per τ = T

2. Conside-riamo il worst case, cioè il caso di assenza di modulazione. In tale condizione il contributo del rumore icker è attenuato dalla moltiplicazione per sinc2_(·)

e possiamo quindi trascurarne tutte le repliche eccetto quella per K = 0. La componente termica, invece, rimane invariata e fornisce un contributo al rumore complessivo pari a T2_S

ID(f ). Il contributo di iRG è più complicato

da studiare in quanto:

1. iRG è un rumore di corrente proveniente da due sorgenti distinte, una

(IM 1) utilizzata per generare la rampa con derivata positiva e l'altra

(IM 2) per generare la rampa con derivata negativa.

2. La modulazione di m1 inverte il segno del contributo di IM 2, cioè iM 2,

rendendolo concorde con il contributo di IM 1, cioè iM 1. Possiamo allora

considerare una singola sorgente di rumore con contributo doppio. 3. IM 1e ID sono generati dalla stessa tensione di riferimento per cui il loro

contributo di rumore è parzialmente correlato. Si può dimostrare che le componenti correlate di IM 1e ID si annullano perfettamente. Pertanto,

il contributo congiunto di IM 1 e ID sul rumore di corrente complessivo

è dato solo dalle componenti non correlate, che, con oppurtune scelte di progetto, possono ridursi ai generatori di rumore di un solo dispositivo per ciascuna corrente.

Dal punto 2 possiamo ricavare che: SIRG(f ) =

∆C 2CM

SIM (2.23)

Applicando le considerazioni fatte alla (2.21) otteniamo come D-DSP del rumore di carica dovuto al rumore di corrente:

SQC(f ) = T2 " SIA(fclk) + SID(f ) +  ∆C 2CM 2 SIM(f ) # (2.24)

CAPITOLO 2. VERSIONE PRECEDENTE 34 Il secondo e il terzo termine per eetto di quanto detto al punto 3 con-tengono solo le componenti incorrelate dei due processi.

Per completare l'analisi rimane da collegare l'equazione trovata con i pa-rametri dei dispositivi utilizzati, così da dimensionare il circuito in modo da minimizzare il rumore complessivo. Usando le equazioni classiche del contri-buto di rumore icker e di rumore termico di un generico mosfet, denendo mAil numero di mosfet che contribuiscono al rumore termico, (VGS− Vt)Ala

tensione di overdrive degli mA mosfet (per semplicità di analisi considerata

uguale per tutti i mos), e nB il coeciente dell'eetto body, otteniamo allora:

SIA(fclk) = 2 3mA(1 + nB) 2IBIAS (VGS− Vt)A KBT (2.25) da cui SID(f ) +  ∆C 2CM 2 SIM(f ) = 2Nf WDLD I2 D (VGS− Vt)2D 1 f (2.26) OSSERVAZIONE: tipicamente nB = 0.2

2.2.2 Contributo di rumore del comparatore

Il rumore introdotto dal comparatore è la conseguenza di un campionamento e di un'operazione di dierenza tra i campioni. Per eetto della sovrapposi-zione del rumore sul segnale in ingresso al comparatore all'istante di commu-tazione il comparatore, oltre a campionare il segnale utile, campiona anche il rumore sovrapposto. Considerando due periodi consecutivi, per eetto della variazione del rumore sovrapposto, l'errore sul duty cycle dell'onda non è dovuto al valore assoluto del rumore campionato alla commutazione ma alla dierenza tra il campione di rumore attuale e quello precedente. Nella trat-tazione del rumore introdotto dal comparatore possiamo allora considerare due fenomeni distinti:

• Il foldover, dovuto al campionamento che riporta le repliche dello spet-tro del segnale e del rumore nell'intervallo [−fclk/2; fclk/2]

• La moltiplicazione in frequenza per la funzione sin2_(2πf

clk), dovuta

al-l'operazione di sottrazione tra due campioni successivi, con conseguente eliminazione dell'oset e forte riduzione delle componenti di rumore in bassa frequenza, dovuta alla dierenza tra due campioni successivi. Possiamo quindi approssimare il contributo di rumore di carica del compa-ratore come:

SQCP(f ) = 4C02sin 2  π f fclk  2B_comp fclk ScompBB (2.27)

2.2.3 Il jitter

Il principale contributo di rumore è dato dal rumore di corrente visto che il comparatore introduce rumore a frequenze maggiori di fclk/2 dove agisce il

ltraggio passa basso della risposta in frequenza (2.17). Trascurando quindi la componente di rumore dovuta al comparatore, rimangono solo il rumore dovuto alla iCA e la componente icker dovuta alle altre due sorgenti. Per

semplicare l'analisi possiamo trascurare anche la componente icker ma per farlo è necessario che la frequenza di corner fK sia molto minore della fclk.

Calcolando la frequenza di corner (2.28) tenendo conto solo del rumore in corrente troviamo la relazione per dimensionare il mosfet che genera la ID in

modo che la frequenza di corner rispetti l'ipotesi fatta. fK = 6∆VS mA(1 + nB) Nf WDLD ∆CF S KBT ID IBIAS (VGS− V t)A (VGS− Vt)D fclk (2.28)

Applicando inne l'ipotesi sulla fclk alla (2.27) e tenendo conto della funzione

di traferimento (2.17) troviamo la D-DSP del jitter totale. Sτn(f ) = T

2SIA(fclk)

4ID

| H(j2πf ) |2 _(2.29)

2.2.4 Dynamic Range

Il dynamic range (DR) in questa particolare applicazione corrisponde al rap-porto tra l'intervallo temporale τ massimo ottenibile, che nel caso di di-mensionamento ottimo coincide con Tclk

2 , e la deviazione standard del jitter.

Facendo il quadrato del reciproco del DR otteniamo: 1 (DR)2 =  σ_τ τF S 2 = 2mA(1 + nB) 3(2a − 1) IBIAS (VGS− Vt)Afclk KBT ∆C2 F S∆VS2 (2.30) Possiamo notare come, apparentemente, una diminuzione della corrente di bias porti un miglioramento del DR del circuito, e come un incremento della frequenza di clock produca analogamente un miglioramento dello stes-so parametro. In realtà, nel paragrafo 2.3.2 vedremo che per garantire la

CAPITOLO 2. VERSIONE PRECEDENTE 36 condizione di virtual ground in ingresso all'amplicatore di corrente, il rap-porto tra la frequenza di clock del sistema e la corrente di bias deve rimanere costante, per cui una diminuzione della corrente di bias richiede un'analoga riduzione della frequenza di clock.

2.3 Prestazioni dell'interfaccia

In questa sezione analizziamo le prestazioni della topologia presentata in [12] valutando opzioni di miglioramento che tendono a ridurre i consumi dell'intera interfaccia. I blocchi che prendiamo in esame sono il generatore di rampa e il current amplier.

2.3.1 Ramp Generator

Il generatore di rampa è realizzato attraverso un inverter current starved a cui fa seguito un integratore di Miller, come in gura 2.10. Considerando uguali

Figura 2.10: Generatore di rampa

le correnti IM 2e IM 1, la tensione VS(t)generata sarà triangolare con ampiezza

proporzionale al rapporto tra la corrente integrata da CM e il condensatore

stesso, per cui indicando con ∆VS l'ampiezza picco-picco di VS(t) si ha:

∆VS =

TCKIM 1

2CM

(2.31) Sostituendo la (2.31) nella (2.5) otteniamo la durata dell'impulso di uscita in relazione con il rapporto delle capacità e delle correnti (2.32).

τ = ∆C CM IM 1 ID TCK 4 (2.32)

CAPITOLO 2. VERSIONE PRECEDENTE 38 Si noti che, generando le correnti con la stessa sorgente, se si hanno variazio-ni delle correnti a causa della temperatura, il loro rapporto rimane costante assicurando al sistema una ridotta deriva termica. Vanno comunque evi-denziate delle problematiche invalidanti le prestazioni del primo prototipo dell'interfaccia:

• Consumi non compatibili con sorgenti di alimentazioni a potenza ridot-ta, come quelle basate su energy harversters

• Disturbi sull'onda di stimolo • Dynamic Range ridotto Consumi

Nella soluzione presentata [12] si hanno 28µA consumati a riposo, di cui 12µA dai comparatori presenti nell'intero sistema che, per un probabile sovradimensionamento della velocità di risposta, non risultano ottimizzati. Disturbi sull'onda di stimolo

La commutazione degli switch introduce dei disturbi sulla corrente che deve essere integrata, i quali si ripercuotono sul segnale di uscita sottoforma di un salto nel valore della tensione VS(t)nell'istante di cambio di pendenza e

l'in-nesco di un'oscillazione smorzata dall'amplicatore. Si consideri il circuito di gura 2.11 per comprendere questo fenomeno. La gura riporta uno schema generalizzato del generatore di rampa. Denendo Vd la tensione dierenziale

Figura 2.11: Integratore di miller ottenuto con un OTA

di ingresso, la corrente di uscita vale:

con

IU = IM + IS (2.34)

Dalla (2.34) si osserva che alla commutazione degli switch il cambio di se-gno della corrente implica un cambio di sese-gno della tensione dierenziale di ingresso. Se poi si calcola la tensione di uscita VOU T = Vd− VCM si nota

che un'inversione di segno della Vd introduce un salto di tensione sul segnale

di stimolo. Per eetto dei poli della risposta in frequenza dell'integratore, l'onda di stimolo non presenta gradini netti ma oscillazioni smorzate. L'u-tilizzo di un amplicatore a singolo stadio come in gura 2.10 ha permesso di avere dei consumi ridotti ma, al contempo, non ha reso possibile ottenere un Gm sucientemente elevato da rendere trascurabile il salto rispetto alla

dinamica dell'onda.

Dynamic Range ridotto

Dalla relazione (2.30) notiamo che il dynamic range risultante è direttamente proporzionale alla tensione picco-picco del segnale di stimolo. Nel progetto analizzato il dynamic range risente della ridotta dinamica dell'onda di sti-molo dovuta all'utilizzo di un amplicatore non rail-to-rail, cioè con valori massimi e minimi di uscita lontani dalle tensioni di alimentazione.

Consideriamo l'implementazione dell'integratore di Miller contenuto nel ge-neratore di rampa 2.12. Anchè il segnale di uscita abbia una forma d'onda non distorta occorre che i mosfet rimangano in saturazione per tutto il perio-do di funzionamento. La condizione di saturazione è vericata se VS < VSmax

CAPITOLO 2. VERSIONE PRECEDENTE 40 con

VSmax = VDD− VDSsatM 6 − VGSM 5 (2.35)

e se non scende mai al di sotto di VSmin con

VSmin = VDSsatM 4 (2.36)

Considerando che la soluzione proposta ha una VDD ' 3.0V, una VDSsatM 6 =

200mV, una VGSM 5 > Vtn = 0.7V, inoltre è presente l'eetto body, la

tensio-ne di stimolo può avere una escursiotensio-ne ben al di sotto del 50% della tensiotensio-ne di alimentazione. Con un amplicatore rail-to-rail sarebbe stato possibile raggiungere una dinamica maggiore e, conseguentemente, un dynamic range maggiore.

2.3.2 Current Amplier

L'amplicatore di corrente in gura 2.13 è quello presentato in [12] la cui progettazione verrà arontata nel capitolo seguente. Questo amplicatore,

Figura 2.13: Schema dell'amplicare proposto in [12]

oltre a realizzare la dierenza tra le correnti, eettua la modulazione chopper attraverso SA1 e la somma (dierenza) della corrente ID dipendentemente

dal segnale di uscita, attraverso SA2. Valutiamo dunque le problematiche di questa struttura.

Impedenza di ingresso non nulla

Aspetto fondamentale dell'amplicatore di corrente è la bassa impedenza di ingresso alla frequenza del segnale di stimolo. Per realizzare uno stadio di ingresso con una bassa impedenza di ingresso è stato utilizzato il circuito formato dai mosfet M5, M1 per il lato sinistro e dai mos M2, M6 per il lato

CAPITOLO 2. VERSIONE PRECEDENTE 42

Figura 2.14: Schema per piccolo segnale di un ingresso del CA

nota che le resistenze dello specchio cascode formato da M9, M14 sono state

considerate molto maggiori rispetto a rd5, mentre le capacità che costituiscono

il sensore sono state sostituite da CXM che rappresenta il loro valore massimo

in modo da porsi nel worst case. Ispezionando il circuito possiamo calcolare la Zin(jω): Zin(jω) = 1 gm5gm1rd5 (1 + jωCCrd5) ' jωCC gm1gm5 (2.37) dove l'approssimazione nella (2.37) è valida per frequenze molto maggiori di fZ = _2πC1

Crd5 e questa condizione si può generalmente considerare valida per

le componenti principali del segnale di ingresso, che si trovano concentrate attorno a multipli della frequenza di clock. Se questa ipotesi non fosse vera, la resistenza di ingresso sarebbe molto più bassa di quanto necessario, per cui ci sarebbe margine di abbassare la corrente di bias, innalzando rd5, no a

portarci nella condizione indicata. Se Zin non è trascurabile rispetto

all'im-pedenza minima del sensore (cioè quella dovuta a CXM), nella (2.1) si deve

inserire un termine dipendente dalla Zin stessa. La relazione trovata mette

in luce come una riduzione della corrente di polarizzazione, accompagnata dalla riduzione di gm1e gm5, se non associata ad una riduzione della capacità

di compensazione, comporti un incremento dell'impedenza vista in ingresso. L'operazione di riduzione della capacità di compensazione va eettuata con attenzione, in quanto può portare ad una riduzione del margine di fase e, dunque, all'instabilità.

Controllo di modo comune

Ulteriore problematica di questa soluzione è il controllo di modo comune. Ol-tre a non poter utilizzare una topologia dinamica, switched capacitor, poichè

il sistema è particolarmente sensisile all'iniezione di carica, la non trascu-rabile variazione percentuale del modo comune di ingresso in funzione del segnale ha richiesto di utilizzare un approccio autopolarizzante, in modo tale che la tensione di controllo Vcmf b non vari solo in funzione del modo comune

di uscita ma anche in funzione del modo comune di ingresso.

2.3.3 Ulteriori problematiche

Oset sistematico

Come riportato in [12] e in [13] si evidenziano un oset sistematico e in alcuni casi anche un errore di guadagno nella caratteristica τ − ∆C, come riportato in gura 2.15.

Figura 2.15: Caratteristiche estratte dalle simulazioni Monte Carlo in [13]

Le cause principali sono:

• Iniezione di carica da parte degli switch

• Mismatch tra i mosfet, dovuto agli errori di processo.

Successivamente, dalle simulazioni Monte Carlo sono stati esclusi i contributi dei mosfet in congurazione common gate dello stadio di uscita del current amplier (cioè quelli esclusi dalla modulazione chopper), osservando che essi

CAPITOLO 2. VERSIONE PRECEDENTE 44 portavano il maggior contributo di oset. Una possibile soluzione per limita-re gli eetti del mismatch dei transistor common gate è l'utilizzo della tecnica gain boosting che, per mezzo di amplicatori operazionali, ssa la tensione di drain dei mosfet a source comune.

La soluzione presentata in [12] presenta ulteriori problematiche. La com-ponente a modo comune di IX e IR, che viene anch'essa modulata chopper

e quindi, dopo essere demodulata può virtualmente contribuire all'errore (in quanto noi vorremmo solo una proporzionalità alla componente dierenziale). In verità il CA è un amplicatore dierenziale, per cui la componente di mo-do comune mo-dovrebbe essere reiettata. Invece, a causa del mismatch tra i due specchi di ingresso che processano le IX e IR, la componente di modo

comu-ne dà luogo ad una compocomu-nente dierenziale, anch'essa modulata chopper e quindi poi demodulata e mescolata alla componente utile. Una modulazione a frequenza 2fCK (double chopper) agisce solo sulla componente

dieren-ziale, ma non su quella a modo comune, pertanto, quando attuiamo anche la demodulazione a 2fCK, la percentuale di componente a modo comune che si

era tramutata in componente dierenziale, viene inviata a frequenze elevate e non contribuisce all'errore. Questa soluzione è stata sperimentata a livello preliminare nella [13], ottenendo risultati incoraggianti. In questo lavoro di tesi ci si è riproposti di combinare la strategia a doppia frequenza di clock con accorgimenti topologici, quali il gain boosting, allo scopo di ottenere una eettiva riduzione dell'oset a valori sucientemente bassi da risultare facilmente compensabili in fase di calibrazione di tutto il sistema sensoriale.

[13] [12] Tecnologia 0.18µm 0.32µm

∆C 0-328fF 0-256fF

VDD (V) 0.9-2.4 3

Isupply 3.8 µA 28 µA

ENOB 7.2 8.3 Drift in temperatura (ppm/o_{C) 140 300} Larghezza di Banda 80Hz 2.6KHz στ 4% di FS 15% di FS CMRR 52dB N/A PCCR 75dB 68dB Area 0.032mm2 0.52mm2

A conclusione di questo capitolo si propone in tabella un resoconto delle caratteristiche dei sistemi progettati in [12] e [13] al ne di determinare le

nuove speciche di progetto che verranno utilizzate per la realizzazione del nuovo sistema, oggetto di questa tesi, nel prossimo capitolo.

Capitolo 3

Progetto del nuovo sistema

La fase preliminare della progettazione è stata il porting della versione prece-dente realizzata in tecnologia UMC018, su una nuova tecnologia: STMicroe-lectronics BCD8s. E' ancora un processo con 180nm di lunghezza minima di canale ma grazie ad accordi con il Dipartimento di Ingegneria dell'Informa-zione dell'Università di Pisa, la fase di prototipizzadell'Informa-zione risulta più vantag-giosa. Questo processo pone comunque dei limiti sulla scelta dei componenti (in quanto non sono presenti MOS low voltage) però è più standard, per cui il dispositivo progettato risulta essere compatibile con un numero di tecnolo-gie più ampio rispetto a UMC018. Come ambiente di progettazione è stato utilizzato Cadence Virtuoso e come simulatore ELDO della Mentor Graphics.

3.1 Nuove speciche di progetto

Obiettivo principale di questo progetto è la riduzione dei consumi mante-nendo inalterate le prestazioni complessive dell'interfaccia, in particolare la deriva termica e la risoluzione complessiva. Tenendo in considerazione i più citati circuiti presenti in letteratura negli ultimi anni, sono state ssate le nuove speciche:

• Consumo di potenza inferiore a 3µW

• Tensione di alimentazione nominale pari a 1.2V • Risoluzioni superiore a 8 bit

• Drift termico inferiore a 300 ppm. 46

E' evidente che per ridurre la potenza consumata si debba necessariamente ridurre le correnti di polarizzazione dei vari circuiti. Considerando la (2.30) si evince che per mantenere il più possibile inalterato il Dynamic Range, se scala la corrente di polarizzazione complessiva, deve diminuire dello stesso fattore anche la frequenza del clock. Muovendosi in questa direzione si rallenta il sistema in termini di velocità di conversione.

In gura 3.1 è riportato lo schema a blocchi dell'intero sistema, il quale ingloba le due nuove funzionalità di gain boosting e di double chopper.

Figura 3.1: Schema a blocchi del nuovo sistema

Si evidenzia la presenza di due segnali di clock: il primo clock ha frequenza pari a 3kHz, mentre il secondo ha frequenza doppia. Questi segnali vanno a pilotare gli switch array che implementano la modulazione chopper con due frequenze diverse.

3.2 Progetto del Ramp Generator

Lo schema di principio è quello riportato in gura 3.2 dove si vede l'inverter current starved e, a seguire, un amplicatore operazionale in congurazione di integratore.

3.2.1 Progetto dell'Amplicatore Operazionale

Per minimizzare il salto di tensione, descritto nel capitolo precedente (2.3.1), l'integratore è stato realizzato con un amplicatore operazionale a due stadi

CAPITOLO 3. PROGETTO DEL NUOVO SISTEMA 48

Figura 3.2: Schema circuitale semplicato del generatore di rampa

dimensionato per ridurre i consumi garantendo comunque un'elevata trans-conduttanza complessiva e la massima dinamica del segnale di uscita. Lo schema dell'amplicatore operazionale è quello di gura 3.3.

Il circuito è composto da cinque transistori indipendenti, dato che per minimizzare l'oset sistematico si hanno due coppie di transistori uguali: M1, M2 e M3, M4. I MOS M6 e M7 sono legati alle correnti I0 e I1 secondo

la legge:

I1 = I0

β6

β7

(3.1) Da progetto si ssa I0 = 50nAal ne di ridurre i consumi. Considerando

il comportamento statico, a riposo (Vd= 0) si ha che VGS3 = VGS5i cui MOS

formano uno specchio di corrente e, considerando la corrente di uscita nulla, ID5 = ID6 per cui si ha:

I1 = I0 2 β5 β3 (3.2) Componendo la (3.1) e la (3.2) si ottiene la condizione per l'annullamento dell'oset sistematico: β7 β6 = 1 2 β5 β3 (3.3)

Figura 3.3: Schema circuitale dell'amplicatore operazionale progettato

Per ottenere la massima dinamica (simmetrica) del segnale di uscita ssiamo: VDSsat5 =| VDSsat6 |= 100mV (3.4)

Quindi, tenendo conto che la tensione di alimentazione vale 1.2V, si ottie-ne una dinamica di 1V, ovvero l'83%. Se si considerano la (2.35) e la (2.36) viste per l'amplicatore a singolo stadio, si nota che la dinamica ottenibile è intorno al 30% dell'alimentazione. Utilizzando invece un amplicatore a due stadivi è la necessità di stabilizzare l'amplicatore mediante una compensa-zione interna, implementata da RC e CC.

Si supponga inoltre di voler minimizzare gli errori di matching ed eventuali errori sistematici sulla condizione per l'annullamento dell'oset sistematico: gli specchi formati dalle coppie M6,M7 e M3,M5 dovranno dunque essere

precisi e quindi dovrà essere:

 L₆ = L7

L3 = L5 (3.5)