Modulatore del secondo ordine

In figura 2.16 `e mostrato lo schema a blocchi del modulatore del secondo ordine realizzato con integratori ritardanti. Il modo pi`u semplice per otte- nerlo `e sostituire al quantizzatore del MOD1 un altro modulatore del primo

ordine.

Dall’analisi nel dominio z si ricava:

V (z) = z−2U (z) + (1 − z−1)2E(z) (2.35) La ST F `e unitaria mentre la N T F = (1 − z−1)2 effettua una sagomatura del rumore pi`u spinta rispetto al primo ordine.

La figura 2.7 mostra che la NTF del MOD2 ha una pendenza di 40dB/dec e in continua riduce maggiormente il rumore rispetto al modulatore del primo ordine. Per contro si ha una maggiore amplificazione del rumore alle alte frequenze.

Figura 2.16: Modulatore secondo ordine [2].

Il vantaggio di una migliore eliminazione del rumore di quantizzazione si traduce in un maggiore SNR. Infatti, secondo la (2.19) si ricava che:

SN R = 15M

2_(OSR)5

2π4 (2.36)

Il SNR varia come la quinta potenza del OSR e quindi per un raddoppio del OSR si ha un aumento di risoluzione di 2.5 bit.

Sembra evidente che all’aumentare dell’ordine del modulatore si abbia un netto miglioramento delle performance del convertitore. In realt`a una sago- matura del rumore troppo spinta fa sorgere problemi di stabilit`a. Tant’`e che

nei dispositivi commerciali si utilizzano prevalentemente strutture in cascata con modulatori del secondo, massimo terzo ordine [7].

Il MOD2 infatti `e caratterizzato da una innata stabilit`a, come il MOD1 [2], ed errori nei coefficienti del filtro del loop si traducono in shift trascurabili dei poli e degli zeri che non rendono instabile il convertitore [2].

La simulazione del MOD2 consente di osservare alcune non linearit`a tipiche del convertitore Σ∆ singolo bit, come quella legata al guadagno del quantiz- zatore.

Il guadagno del quantizzatore (k) `e determinato dal rapporto tra l’ampiezza dello step e la distanza tra due soglie adiacenti. Nel caso a singolo bit `e presente una sola soglia e quindi il guadagno risulta indeterminato[2]. Se sono note le statistiche sul segnale in ingresso al quantizzatore, il valo- re ottimo di k risulta quello che permette di minimizzare la potenza media dell’errore[7]:

k = E[|y|]

E[y2_] (2.37)

Il valore reale di k va determinato attraverso simulazioni in quanto dipende dal segnale in ingresso al quantizzatore (y).

Questo fenomeno risulta evidente quando si va a confrontare lo spettro ot- tenuto dalla simulazione del convertitore con l’andamento ideale che presup- pone un guadagno unitario.

Un valore di k 6= 1 modifica infatti la N T F secondo [2]: N T Fk(z) =

N T F1(k)

k + (1 − k)N T F1(k)

Il flusso di design del modulatore consiste nel determinare la N T F consona alla applicazione, mappandola successivamente in una delle possibili archi- tetture; le pi`u diffuse sono [2]: Cascade of Integrators Feed-Forward (CIFF) e Cascade of Integrators Feed-Back (CIFB).

Figura 2.17: Architetture per il modulatore del secondo ordine: (a) CIFB; (b) CIFF.

In figura 2.17 sono riportati gli schemi per un modulatore del secondo ordi- ne [2]. Nella topologia CIFB il segnale d’uscita viene riportato all’ingresso di ogni integratore scalato secondo i coefficienti ai. I coefficienti bi sono utiliz-

zati per riportare il segnale di ingresso u all’interno del loop del modulatore. Svolgendo l’analisi nel dominio z risulta evidente che i valori di ai determina-

coefficienti bi che quindi vanno scelti in modo tale da ottenere una funzione

di trasferimento unitaria. A differenza degli ai che devono essere tutti diversi

da zero, `e possibile scegliere bi tutti nulli ad esclusione di b1, semplificando

notevolmente il circuito e ottenendo una ST F unitaria in banda.

All’ingresso del primo integratore si ha la differenza tra il segnale in ingresso e l’uscita. Poich´e il modulatore, nel suo complesso, replica in uscita il conte- nuto frequenziale del segnale in ingresso, in prima approssimazione, il segnale in ingresso agli integratori non dovrebbe contenere il segnale utile e gli inte- gratori dovrebbero operare solo sull’errore. In realt`a, il ritardo dovuto alla STF fa s`ı che oltre al rumore arrivi al primo integratore anche una versione filtrata passa-alto del segnale di ingresso, che potrebbero forzare l’op-amp in slew-rate[12]. Queste e altre non linearit`a degli amplificatori (e.g. guadagno finito in DC, banda limitata) possono causare la nascita componenti armo- niche indesiderate.

Per OSR elevati, la sagomatura introdotta dalla N T F `e solitamente sufficien- te per eliminare gli effetti delle non idealit`a[12]. In caso contrario, i problemi legati alle non linearit`a dell’operazionale possono essere risolti utilizzando l’architettura cascade feed-forward[12].

La struttura CIFF permette di ottenere la stessa N T F della CIFB, col van- taggio di poter efficacemente eliminare dal loop del modulatore il segnale utile, operando un’attenta scelta dei coefficienti: b2, .., bN nulli e b1 = bN +1=

1[2]. A livello pratico questa cancellazione non sar`a perfetta (un’analisi in frequenza delle uscite degli integratori mostra ancora componenti dovute al segnale d’ingresso) ma risulta pi`u che accettabile in quanto il fondo di rumore

risulta ridotto[13].

Ci`o permette di rilassare le specifiche analogiche dell’operazionale e ne con- sente l’impiego in applicazioni low-power dove il fattore OSR `e ridotto ma si richiede un elevato SN DR (signal-to-noise-plus-distorsion ratio) [13]. Questa topologia ha per`o due svantaggi: il timing del DAC `e delicato ed `e necessario utilizzare un ulteriore operazionale come sommatore. Una possi- bile soluzione ad entrambi i problemi `e fornita in [13].

In figura 2.18 viene riportato un esempio di realizzazione di modulatore Σ∆ passa basso del secondo ordine con la tecnica switched-capacitor.

In entrambe le architetture `e possibile spostare gli zeri della N T F a frequen- ze non nulle agendo sui coefficienti gi.