Modulatore passa banda

Con lo sviluppo dei moderni sistemi di telecomunicazione wireless, uno dei maggiori trend nella ricerca dei ricevitori radio `e stata quella della digitalizza- zione dei segnali a frequenza intermedia (IF)[14]. L’elaborazione dei segnali nel dominio digitale `e pi`u flessibile e meno soggetta a non idealit`a, permet- te quindi di rimuovere in modo efficiente imperfezioni del circuito analogico come il rumore flicker e l’offset.

Un ricevitore a conversione IF `e mostrato in figura 2.19. Il modulatore Σ∆ passa banda `e una scelta obbligata in questa architettura grazie alla sua alta risoluzione per segnali poco variabili ed alla elevata robustezza ai disturbi analogici.

Figura 2.19: Schema a blocchi ricevitore digitale IF[14]

L’implementazione del modulatore passa banda `e comune a quella vista per la tipologia passa basso. Tutte le considerazioni fatte sulla N T F e ST F continuano ad essere valide, con la differenza che la sagomatura del rumore presenta un minimo intorno ad una frequenza f0, anzich´e in DC.

Il modulatore passa banda si pu`o ottenere spostando i poli di un passa basso da z = 1 a punti complessi coniugati sul cerchio di raggio unitario. La nuova N T F si ottiene effettuando quella che `e detta pseudo N-Path transformation: nella N T F originale si sostituisce z−1 → −z−N_.

Figura 2.20: Pseudo N-path trasformation: (a) Lowpass, (b) Bandpass.[2] frequenza centrale pari a f0 = fs/4. In questo caso anche l’implementazione

circuitale `e molto semplice, in quanto il modulatore pu`o essere realizzato con un unico operazionale, conservando il segnale in capacit`a di storage per un periodo di clock.

Se invece si vuole ottenere una frequenza centrale f0 qualsiasi si pu`o ricorrere

alle architetture viste per il passa basso (CIFB, CIFF) e realizzare il filtro con una scelta accurata dei coefficienti.

Cenni alla stabilit`a

I modelli lineari del modulatore indicano che la sua stabilit`a `e determina- ta solo dal guadagno del filtro L1(z) che, a sua volta, `e determinato dalla

N T F . Queste teorie non tengono conto delle non linearit`a del quantizzatore e quindi, dato che non esiste una teoria valida per la stabilit`a [7] `e necessario ricorrere all’uso di simulazioni per caratterizzare completamente il compor- tamento del sistema [2].

`

che a diversa frequenza.

La complessit`a dei sistemi non ne permette un’analisi precisa, vengono uti- lizzate tecniche empiriche e/o approssimate per spiegarne il comportamen- to [15].

Il modello lineare per l’errore di quantizzazione si mostra inadeguato per lo studio della stabilit`a, si ricorre quindi ad un altro modello lineare che tiene conto del guadagno del quantizzatore k [7]. In un ADC a singolo bit il va- lore di k non influenza il comportamento del quantizzatore che rileva solo il segno dell’ingresso. La N T F come gi`a visto viene modificata da un valore di k 6= 1.

Lo studio della stabilit`a `e svolto andando a determinare i valori di k che rendono instabile il sistema spostando i poli della N T F fuori dal cerchio di raggio unitario.

Figura 2.21: Modello lineare con guadagno di quantizzazione

Il valore di k ottimo `e quello che minimizza l’errore di quantizzazione e, di- pendendo dal segnale, deve essere determinato con simulazioni.

Una regola molto diffusa[7], proposta da Lee in [8], considera stabile un modulatore con max|N T F (ejω)| < 2. L’idea alla base `e che la N T F pu`o

rendere instabile il modulatore se il valore di amplificazione fuori banda `e elevato.

Una tecnica pi`u complessa per la modellizzazione di un convertitore Σ∆ a singolo bit `e stata proposta da Ardalan e Paulos in [16]. Consiste nel conside- rare due loop separati per il segnale e per il rumore, con guadagno equivalente diverso ma dipendente dal segnale in ingresso al modulatore. I valori ottenuti utilizzando questo modello sono quelli che pi`u si avvicinano ai risultati delle simulazioni[7].

In pratica un modello, anche se molto elaborato, non permette di verificare a priori la stabilit`a del modulatore; sono necessarie simulazioni transitorie svolte con modelli reali che tengono conto dei comportamenti non ideali dei componenti attivi e passivi che costituiscono il convertitore[7].

Tool di simulazione per

modulatori

I modulatori Σ∆ sono sistemi profondamente non lineari, di conseguenza le simulazioni volte alla caratterizzazione delle loro performance devono essere svolte nel dominio del tempo. A causa del sovracampionamento questo si traduce in un elevato tempo di simulazione (centinaia, migliaia di cicli di clock) e l’uso di simulatori circuitali come SPICE richiede molte risorse. Per risolvere questo problema sono state sviluppate diverse tipologie di simu- latori dedicati ai convertitori Σ∆ che forniscono un modello comportamentale meno accurato rispetto al modello transistor-level, ma certamente pi`u veloce da simulare.

L’accuratezza del modello, determinata dalla precisione delle equazioni che descrivono l’effettivo comportamento di ciascun blocco, `e di fondamentale importanza per lo studio della stabilit`a e per la valutazione delle performan- ce reali.

MATLAB) utilizzati nella progettazione del convertitore ADC oggetto della tesi:

• Delta-Sigma Toolbox [9] • Simsides [17]

3.1

Delta-Sigma Toolbox

Questo toolbox, realizzato da Schreier e Temes, viene presentato nel libro ‘Understanding Delta-Sigma Data Converters’ come fondamentale strumen- to di design dei convertitori Σ∆.

Raccoglie circa un centinaio di funzioni per sintesi e simulazioni in ambiente Matlab.

Il modulatore viene realizzato secondo il modello generale (vedi figura 2.6) e quindi la sua analisi `e svolta nel dominio z.

Il tool permette di sintetizzare la N T F in modo semplice e di ottimizarla secondo le specifiche di una qualsiasi applicazione e permette la simulazio- ne di un intero modulatore a singolo quantizzatore. Sono disponibili anche molte funzioni volte a facilitare la rappresentazione grafica dei segnali e delle prestazioni (SNR, DR) del modulatore cos`ı come la possibilit`a di mappare la N T F su una specifica architettura (CIFB, CRFB, ecc.) e quindi rappresenta un importante punto di partenza per la realizzazione pratica.

Nel lavoro di preparazione della tesi questo toolbox `e stato utilizzato nelle fasi di studio delle possibili scelte architetturali, per la sintesi e ottimizzazio- ne della N T F e come termine di confronto per il modulatore reale.

3.2

Simsides

Simsides (SIMulink-based SIgma-DElta Simulator) `e un tool implementato in MATLAB/SIMULINK che fornisce i modelli comportamentali dei blocchi necessari all’implementazione dei convertitori Σ∆.

I blocchi a disposizione (integratori, quantizzatori, risonatori, DAC, ADC, ecc) permettono di realizzare qualsiasi architettura sia tempo continuo (CT) che tempo discreto (DT) e sono divisi in due categorie principali:

• ideali : realizzati con funzioni nel dominio z

• reali : modelli comportamentali integrati nell’ambiente SIMULINK con funzioni C-Mex

La sostanziale differenza di questo tool rispetto al Delta-Sigma Toolbox `e proprio la presenza di blocchi reali che modellano gli errori pi`u critici lega- ti alla realizzazione circuitale del convertitore. Nella simulazione `e infatti possibile tenere in considerazione alcuni parametri che influenzano le presta- zioni del modulatore: guadagno finito degli operazionali, slew-rate, rumore dei dispositivi, offset del quantizzatore, non linearit`a delle capacit`a, dinamic- range.

Questi modelli sono stati sviluppati e verificati con simulazioni a livello circui- tale e con misure su prototipi in silicio, inoltre l’utilizzo del C-Mex permette di ridurre drasticamente il peso computazionale e il tempo di elaborazio- ne [18]. Simsides `e stato utilizzato per la realizzazione di un modello SIMU- LINK del modulatore implementato, ed `e stato caratterizzato con i parametri ottenuti dalla simulazione circuitale dei singoli blocchi, effettuate utilizzan-

La soluzione proposta

Il pi`u semplice sistema per impedenziometria `e composto da un generatore di segnali e da un sistema di lettura.

L’impedenza complessa che si vuole leggere viene stimolata con un segnale in tensione/corrente a frequenza nota, la tensione/corrente che ne risulta viene elaborata da un sistema di acquisizione dati e ne vengono calcolate la componente in fase(I) e in quadratura(Q).

Il modulo e la fase dell’impedenza posso essere facilmente determinati come: M odulo =pI2_{+ Q}2

F ase = tan−1 Q I



Le tipologie di sistemi per impedenziometria si differenziano in base al- la realizzazione del blocco di lettura[19]. In letteratura e nei dispositivi commerciali si rilevano due principali implementazioni.

• il segnale letto viene demodulato nel dominio analogico e poi convertito in digitale per mezzo di un ADC Nyquist-rate;

• il segnale letto viene trasferito nel dominio digitale da un ADC Nyquist- rate, demodulato in banda base ed elaborato per mezzo di un DSP; In questo lavoro di tesi si `e fatto riferimento a un’implementazione origina- le, in cui il segnale `e direttamente convertito da un ADC Σ∆, che effettua operazioni di demodulazione e filtraggio. Obiettivo del lavoro `e valutare i

Figura 4.1: Schema a blocchi dei sistemi di impedenziometria.

vantaggi dell’utilizzo di un modulatore Σ∆ in questo campo di applicazione. Infatti, sfruttando le propriet`a del sovracampionamento e del ‘noise shaping’ si vuole realizzare un sistema semplice a livello circuitale, e capace di eli- minare il rumore flicker e l’offset introdotti da tutta la catena analogica di acquisizione, sfruttando la demodulazione e il filtraggio digitali.

Descrizione del sistema

In figura 4.2 `e mostrato lo schema a blocchi del sistema di impedenziometria proposto. Possiamo individuare tre sezioni:

• generatore di stimoli : a partire dal master clock genera segnali sinusoi- dali la cui frequenza `e selezionabile digitalmente

• data acquisition system: amplifica il segnale in ingresso per mezzo di un amplificatore da strumentazione e lo fornisce al ADC Σ∆

• interfaccia di comunicazione: gestisce la comunicazione seriale del si- stema (ad esempio: I2C).

Figura 4.2: Schema a blocchi del sistema proposto.

Oggetto di questo lavoro di tesi `e stato la progettazione del modulatore Σ∆ per la conversione analogico-digitale del segnale ottenuto dall’operazione di lettura.

Per caratterizzare un’impedenza del tipo Z(ω), l’operazione di lettura `e svol- ta andando a stimolare l’impedenza con segnali in un range di frequenze esteso da pochi Hz fino a centinaia di kHz. Ad esempio, per applicazioni di Bioelectrical Impedance Analysis (BIA) i segnali di stimolo variano da 1kHz a 500kHz [20].

Il sistema di acquisizione deve essere quindi in grado di interfacciarsi con segnali a frequenza variabile. Questo ha indirizzato la scelta della tipologia

verso un modulatore passa banda, dato che presenta un’alta risoluzione per segnali a banda stretta ed `e robusto nei confronti di disturbi analogici [2]. La frequenza centrale del modulatore non dovr`a essere fissa ma selezionabile attraverso la rete digitale e dovr`a accordarsi a quella del segnale di stimolo. Il matching tra queste due frequenze `e ottimo in questo tipo di realizzazione in quanto entrambe sono ottenute a partire dal clock di sistema.

Per quanto visto nella sezione 2.2.3 l’accordabilit`a della frequenza f0 del

modulatore Σ∆ pu`o essere ottenuta attraverso la scelta dei coefficienti ca- ratteristici dell’architettura feed-back o feed-forward. A livello teorico non ci sono motivi per preferire un’architettura all’altra in quanto hanno entrambe le stesse funzionalit`a e prestazioni. Dal punto di vista realizzativo invece, l’architettura feed-forward presenta due vantaggi importanti:

• occupazione d’area ridotta: il numero di coefficienti che devono essere cambiati per ogni valore di frequenza `e minore rispetto al caso feed- back. Nell’implementazione switched-capacitor del modulatore un coef- ficiente si realizza con una capacit`a [2], di conseguenza dover utilizzare meno valori di capacit`a si traduce in un’occupazione di area minore e anche in una rete digitale di controllo pi`u semplice;

• specifiche rilassate sull’amplificatore: la presenza dei cammini di feed- forward ha il notevole vantaggio di eliminare dal loop il segnale d’ingres- so [12]. Le specifiche sulle performance degli operazionali vengono ri- lassate permettendo l’utilizzo del modulatore in applicazioni low-power.

D’altra parte questa scelta comporta lo svantaggio della presenza di un som- matore all’ingresso del quantizzatore e di un vincolo temporale sul cammino

di retroazione. In [13] sono presentate soluzioni ad entrambi i problemi ma, nel progetto di questo modulatore, l’applicazione di tecniche che consentono di evitare l’uso di un sommatore sono state lasciate a futuri sviluppi.

Definita l’architettura `e necessario valutare l’ordine del modulatore.

In questa fase `e utile riprendere il grafico in figura 2.11 che mostra l’anda- mento del rapporto segnale rumore(SNR) in funzione del fattore di sovra- campionamento (OSR) e dell’ordine del modulatore(N). `E importante anche sottolineare che gli andamenti raffigurati si riferiscono ad un modulatore passa basso a singolo bit. Questo infatti `e un altro importante vincolo pro- gettuale in quanto in alcuni casi pu`o limitare le prestazioni del sistema in termini di stabilit`a [21]. In questo progetto `e stato adottato un modulatore a singolo bit per semplicit`a di implementazione: il quantizzatore risulta un semplice comparatore e il convertitore DAC risulta perfettamente lineare, in quanto composto da soli switch[2].

Dagli andamenti in figura si pu`o facilmente determinare che per ottenere un SNR di 100 dB (16 bit di risoluzione) `e sufficiente un modulatore del secondo ordine con OSR circa 200. Per garantire un certo margine di sicurezza nella progettazione `e stato scelto un SNR di 130dB con un OSR di 1024. A livello teorico tale specifica `e perfettamente compatibile con l’applicazione in cui `e inserito il modulatore, in quanto il notch della N T F cancella efficacemente il rumore di quantizzazione all’interno della stretta banda del segnale. In applicazioni con segnali a banda larga un elevato SNR richiederebbe invece attente scelte progettuali gi`a nella descrizione ad alto livello, mediante pro- cedimenti iterativi di ottimizzazione della N T F .

Figura 4.3: Modello a blocchi del modulatore quarto ordine passa banda CRFF.

La scelta dell’ordine e del OSR definiscono la N T F e in particolare stabilisco- no quale andamento debba assumere la sagomatura del rumore per ottenere il SNR voluto. Dato che il modulatore `e di tipo passa banda, per avere una sagomatura del rumore del secondo ordine (40 dB/dec) `e necessario utilizzare un modulatore passa banda del quarto ordine [10].

L’architettura del modulatore risulta completamente definita; in figura 4.3 ne `e riportato il modello a blocchi nel dominio z.

4.1

Blocchi realizzati

Nel progetto del modulatore prima descritto `e stato necessario sviluppare i seguenti blocchi principali del modulatore: amplificatore, comparatore e rete digitale nonch´e i blocchi ausiliari come il generatore di clock a due fasi, gli interruttori e le porte logiche.

In questa sezione sono descritti i blocchi principali e ne vengono presentate le caratteristiche elettriche ottenute da simulazioni circuitali con Virtuoso- Spectre.

4.1.1

Amplificatore Operazionale

L’amplificatore operazionale `e un blocco fondamentale dei modulatori Σ∆ e viene utilizzato per la realizzazione di integratori e risonatori.

Le caratteristiche elettriche dell’amplificatore influenzano profondamente le performance del modulatore. Il dimensionamento dell’amplificatore deve quindi essere effettuato tenendo conto delle esigenze dell’applicazione relati- vamente alle performance del modulatore.

Nella realizzazione di modulatori Σ∆ le topologie pi`u diffuse per gli opera- zionali sono le seguenti [11]:

• Amplificatore Telescopico: `e in grado di fornire un modesto guadagno in DC, mostra un eccellente comportamento dinamico ed `e molto efficiente dal punto di vista del consumo di potenza dato che `e composto da un solo stadio;

• Amplificatore Folded Cascode: singolo stadio, ha una dinamica d’uscita maggiore del telescopico ma il consumo `e quasi doppio, data la corrente

nei rami aggiuntivi. Pu`o avere bande elevate e questo lo rende ottimo per applicazioni in cui sono richiesti un alto guadagno in DC e velocit`a ma con un’alimentazione medio-bassa [11].

• Amplificatore Folded Cascode con Gain Boosting: consente di ottenere guadagni in DC molto elevati aumentando la resistenza di uscita attra- verso la regolazione dei transistori del cascode. Il Gain-Boost `e realiz- zato inserendo degli amplificatori ausiliari sul carico cascode cercando di non accrescere il consumo di potenza e di non ridurre la risposta in frequenza;

• Amplificatore due stadi con compensazione di tipo Miller : i due stadi permettono di ottenere grandi amplificazioni e un ampio range d’uscita a spese di un consumo maggiore.

Nella maggior parte dei modulatori presenti in letteratura [1] [2] [10] la tipo- logia utilizzata e proposta come modello `e quella del folded cascode. Questa infatti, per le caratteristiche prima esposte, si presta ad essere un ottimo punto di partenza per la progettazione del modulatore indipendentemente dalle specifiche applicative. Queste considerazioni, insieme alla semplicit`a realizzativa, giustificano la scelta del folded cascode come tipologia di ampli- ficatore utilizzata in questo lavoro.

L’implementazione circuitale dell’amplificatore `e mostata in figura 4.4; il pro- cesso utilizzato `e il UMC 0.18µm RF/MM CMOS con una tensione di ali- mentazione di 1.8 V.

L’architettura dell’amplificatore `e di tipo fully-differential [2] perch´e presenta alcuni vantaggi: immunit`a a disturbi di modo comune, dinamica del segna- le doppia, un miglior PSRR [11]. Inoltre, nella realizzazione circuitale del

Figura 4.4: Amplificatore Folded Cascode realizzato.

modulatore Σ∆, rispetto alla versione equivalente single-ended, permette di dimezzare le capacit`a di campionamento (a parit`a di rumore kT/C)[11]. La rete di controllo del modo comune di uscita dell’amplificatore e la rete di polarizzazione sono riportate in figura 4.5.

In figura 4.6 sono riportati alcuni grafici ottenuti da un’analisi in continua dell’operazionale: viene mostrato l’andamento differenziale della corrente in uscita al fine di valutare I0(a) e la sua derivata per determinare la trascon-

duttanza gm dell’amplificatore (b). In figura 4.6c `e mostrato l’andamento

Figura 4.5: Rete di controllo del modo comune (a), rete di polarizzazione (b).

I risultati ottenuti da un’analisi in AC sono riportati in figura 4.7: la risposta in frequenza(a) `e stata valutata con una capacit`a di carico CL del valore di

5pF ; (b) mostra la densit`a spettrale del rumore riferito all’ingresso Vn.

I parametri elettrici che descrivono il comportamento dell’amplificatore sono ripotati nella tabella 5.3; verrano ripresi in seguito per caratterizzare il mo- dello reale dell’integratore in ambiente Matlab/Simulink.

Alcuni parametri sono stati valutati indirettamente: CP indica la capacit`a pa-

rassita in uscita all’amplificatore ed `e stata calcolata dal prodotto guadagno banda (PGM) e dalla trasconduttanza (gm) in base alla definizione:

P GB = gm CL+ CP

Parametro Valore Guadagno in DC 74.11dB f3dB 2.558kHz PGB 13M Hz f0 11.8M Hz IBIAS 10µA I0 44.35µA VOSP ±1.69V Slew-Rate 8.87V /µs Margine Fase 64.63◦ Vn 11.8nV / √ Hz τ 1.82ns Cp 28.69pF

Figura 4.6: Risultati simulazioni ottenuti da un’analisi DC dell’amplifica- tore: (a) caratteristica I-V, (b) trasconduttanza al variare della tensione differenziale in ingresso, (c) caratteristica di trasferimento in tensione.

Il tempo di settling τ `e stato valutato per mezzo della 2.33 ma per svolgere un’analisi pi`u accurata `e opportuno conoscere gi`a in questa fase i valori esatti delle capacit`a di sampling e di integrazione del modulatore [11].

Figura 4.7: Risultati simulazioni ottenuti da un’analisi AC dell’amplificato- re: (a) risposta in frequenza ad anello aperto, (b) DSP del rumore riferito all’ingresso.

In pratica, secondo quanto esposto in [2], un guadagno di 60dB `e pi`u che adeguato per un modulatore Σ∆ del secondo ordine; ma deve essere verifica- to attraverso simulazioni circuitali che tengano conto delle reali non linearit`a del guadagno.

`

E importante ricordare che le specifiche maggiori interessano solo il pri- mo amplificatore del modulatore. Sono possibili tecniche di scaling down per i successivi stadi al fine di ottimizzare il consumo di potenza e l’area occupata[22].

4.1.2

Comparatore

Il secondo blocco fondamentale di un modulatore Σ∆ `e il quantizzatore. Se sono richiesti solo due livelli logici (Σ∆ a singolo bit) pu`o essere realizzato con un semplice comparatore [2].

La posizione di questo blocco all’interno del loop del modulatore permette, in molti casi pratici [11], di rilassarne le specifiche in quanto gli errori circuitali sono attenuati dalla NTF nello stesso modo dell’errore di quantizzazione. La valutazione di alcuni parametri come offset, isteresi e tempo di commutazio- ne `e comunque necessaria per ottimizzare le performance del modulatore. Tipiche specifiche richiedono che l’offset e isteresi siano dell’ordine di decine di millivolt e che il tempo di comparazione massimo sia pari ad 1/4 del pe- riodo di clock.

La maggior parte dei comparatori presenti all’interno di modulatori Σ∆ sono basati su un latch rigenerativo con reazione positiva. Il loro funzionamento verr`a descritto in riferimento alla figura 4.8 dove `e stato riportato lo schema circuitale del comparatore realizzato.

Il comporatore `e composto da uno stadio di preamplificazione e da uno di latch. La sua azione si evolve in due fasi distinte che indichiamo come fase di track e di latch. Durante la fase di track, lo stadio di latch `e disabilitato men- tre lo stadio di preamplificazione, realizzato con i MOS M1, M7, M10, M11 amplifica il segnale in ingresso e lo riporta sul secondo stadio. Gli NMOS M0, M1 generano una corrente proporzionale alla tensione d’ingresso che de- termina uno squilibrio tra i due rami del latch. Durante la successiva fase di latch, il primo stadio viene scollegato con gli switch M19, M20 e il latch