Il processo di fabbricazione dei GaN-HEMT è del tutto analogo a quello illustrato nel capitolo precedente per la realizzazione dei dispostivi mesoscopici. Anch’esso prevede un approccio “mix and match”, ovvero l’impiego di differenti tecniche litografiche in funzione della risoluzione spaziale necessaria in ciascun passaggio di realizzazione. A differenza dei dispostivi descritti nel Cap.2 i GaN-HEMT sono realizzati quasi interamente presso i
laboratori SELEX, a partire dalle eterostrutture provenienti dai laboratori checollaborano nel
progetto, e che si occupano della realizzazione dei substrati e delle crescite delle eterostrutture; solo la definizione degli elettrodi di gate tramite litografia elettronica avviene presso i laboratori IFN. Dati gli elevati standard richiesti in termini di risoluzione, resa e riproducibilità, lo sviluppo e l’ottimizzazione di questa fase del processo ha richiesto molto lavoro.
Il processo di fabbricazione prevede inizialmente la crescita dell’eterostruttura AlGaN/GaN, che viene realizzata sia su substrati di Zaffiro che di SiC attraverso un sistema di Deposizione Chimica da Vapori Metallo-Organici (MOCVD, Metal Organic Chemical
Vapour Deposition) o un sistema di Epitassia da Fasci Molecolari (MBE, Molecular Beam
Epitaxy); a seguito della deposizione dello strato di nucleazione di AlN, viene realizzata l’eterostruttura vera e propria; lo spessore degli strati che la compongono e la concentrazione di Alluminio variano all’interno di un certo intervallo di valori: essa è composta da uno strato “buffer” di GaN, di spessore 1.5-2 µm, seguito dallo strato barriera di AlGaN, avente spessore di 15-30nm e concentrazione di Al tra il 15 e il 30%. Eventualmente, è presente un ulteriore strato di ricoprimento di GaN, di spessore 1-3 nm. Sull’eterostruttura descritta vengono prima realizzati i contatti ohmici di source e drain, mediante la metallizzazione di Ti(20nm)/ Al(100nm)/ Ni(55nm)/ Au(45nm) seguita dal trattamento termico rapido a 875°C per 60s. Successivamente viene depositato lo strato isolante di passivazione, costituito da nitruro di silicio ottenuto da deposizione chimica assistita da plasma (PECVD), di spessore di 70nm. Le aree attive dei dispositivi vengono isolate elettricamente attraverso danneggiamento del reticolo per impiantazione ionica di ioni di fluoro; in seguito, viene realizzato l’elettrodo di gate mediante litografia a fascio elettronico. Questa è la fase più critica del processo, che sarà trattata dettagliatamente nel seguito. Il processo di fabbricazione viene ultimato con la metallizzazione di interconnessione dei dispositivi attivi, delle linee e degli elementi passivi presenti sul wafer, per la realizzazione di Circuiti Integrati Monolitici a Microonde (MIMIC).
3.2.2 Realizzazione e ottimizzazione dell’elettrodo di gate
Nel seguito sarà descritto dettagliatamente il lavoro di messa a punto e ottimizzazione per la realizzazione di un elettrodo di gate avente sezione a “Γ” e lunghezza del piede e 250nm. Per quanto riguarda l’estensione della testa, sono state progettate e realizzate diverse dimensioni.
La definizione dell’elettrodo di gate con architettura Field Plate viene fatta attraverso litografia a fascio elettronico; l’approccio seguito prevede un doppio passaggio litografico. Nel primo, a più alta risoluzione, si realizza il piede del Γ-gate; la definizione del gate è seguita dalla rimozione del nitruro di passivazione dalla regione esposta, per poter realizzare l’elettrodo Schottky. L’attacco del SiN deve essere anisotropo, affinché le dimensioni finali del piede non siano maggiori di quelle definite litograficamente. Pertanto si utilizza un
attacco “secco”, all’interno di un sistema RIE e una miscela di CF4 e O2. Nel secondo
passaggio litografico si definisce la testa del Γ-gate, e si completa il processo con l’evaporazione e il lift-off della metallizzazione di gate (Ni/Au).
Nel lavoro di sviluppo del processo sono stati riscontrati diversi aspetti critici, dovuti in particolare al tipo di substrati utilizzati. Essi sono infatti trasparenti e semi-isolanti; la trasparenza dei substrati non consente la corretta misura dell’altezza della superficie del campione, che il sistema utilizza per compensare il piano focale del fascio elettronico durante l’esposizione. Si ha quindi il degrado della risoluzione finale. Inoltre, se il fuoco del fascio varia tra un campo di esposizione e l’altro, ciascun campo viene esposto diversamente; questo ha come conseguenza il cosiddetto “stitching”, ovvero il la presenza di regioni di esposizione disgiunte tra di loro. Un esempio di questo fenomeno è riportato in fig.3.9.
D’altra parte, la presenza di substrati semi-isolanti può produrre il caricamento del substrato durante l’esposizione [14]; se il campione esposto intrappola la carica del fascio incidente, esso può essere deflesso per repulsione elettrostatica. Nelle regioni esposte si possono ottenere geometrie molto diverse da quelle volute, a seguito della deflessione degli elettroni incidenti, o ancora effetti di stitching meno evidenti se l’effetto di caricamento non è troppo elevato. Sperimentalmente, questi effetti sono stati eliminati introducendo un sottile strato di cromo sacrificale, evaporato termicamente sopra lo strato di resist elettronico prima dell’esposizione. La superficie metallica garantisce una corretta misura dell’altezza della superficie del campione, su cui focalizzare il fascio elettronico. Inoltre, grazie alla presenza dello strato metallico è possibile “compensare” la carica intrappolata, eliminando anche il problema di caricamento del substrato [15]. Lo strato metallico sacrificale non incide sulla forma di riga ottenibile né sulla dose di esposizione, in quanto lo spessore adottato (10nm) permette la trasmissione integrale del fascio elettronico.
Figura 3.9: immagine al microscopio di varie dita di gate realizzate. Si è riscontrato un cattivo allineamento delle righe di gate rispetto alle metallizzazioni di Source e Drain, e la presenza di “stitching” nei punti cerchiati in rosso.
Esso viene rimosso immediatamente prima dello sviluppo immergendo il campione in una soluzione di attacco selettivo per il cromo.
I parametri per l’esposizione, come tipo e spessore di resist, dose e dimensioni delle strutture da esporre, sono stati scelti in seguito a una serie di test sperimentali. In particolare, l’ottimizzazione dell’esposizione del piede è stata fatta considerando le eventuali modifiche nella forma di riga dovute alla rimozione in RIE del nitruro di silicio. In fig.3.10 sono riportati i risultati di uno studio AFM sul profilo di riga ottenuto a seguito dell’attacco del nitruro, effettuato nelle stesse condizioni necessarie alla rimozione totale dello strato di passivazione. Come si vede, la profondità dello scavo varia con la larghezza di riga; questo effetto è dovuto alla non totale verticalità dell’attacco. D’altra parte, la misura dimostra la
possibilità di ottenere le dimensioni del piede volute per la profondità delloscavo necessaria
(70nm).
(a) (b)
(a) (b)
Figura 3.10: (a) misura AFM del profilo di riga ottenuto nell’attacco del SiN di passivazione, eseguito nelle stesse condizioni sperimentali del processo di fabbricazione dei GaN-HEMT, per diversi valori della larghezza di riga ottenuta dalla litografia elettronica. (b) profondità dello scavo in funzione della larghezza di riga.
Su uno stesso wafer sono stati realizzati GaN-HEMT aventi Field Plate di dimensioni diverse per la regione di sovrapposizione, 200nm e 500nm. È stata eseguita un’indagine dei Γ-gate realizzati con queste due geometrie tramite un microscopio elettronico che sfrutta un Fascio di Ioni Focalizzato (FIB, “Focused Ion Beam”) per effettuare un taglio in sezione del materiale; i risultati sono riportati in fig. 3.11.
(a) (b)
Figura 3.11: Immagini FIB dei G-gate aventi diverse dimensioni per l’estensione della testa. (a) Lg=250nm, LFP=200nm. (b) Lg=250nm, LFP=500nm.