3.1. Principi generali e stato dell’arte dei GaN-HEMT
3.1.2 Stato dell’arte dei GaN-HEMT
Le straordinarie proprietà delle eterostrutture basate su AlGaN/GaN hanno consentito il rapido raggiungimento di prestazioni eccellenti per i dispostivi elettronici basati su di esse; attualmente, sono correntemente riportati GaN-HEMT caratterizzati da frequenze di taglio superiori a 30GHz, e valori della potenza di uscita dell’ordine di diversi W/mm [6] [7].
Tuttavia, data la scarsa maturità tecnologica di questo sistema se paragonata con quella relativa ai molto più studiati sistemi basati su GaAs, sono ancora diverse le limitazioni alle prestazioni ottenibili, riconducibili sia alle proprietà intrinseche del materiale cresciuto, sia al processo di fabbricazione. In particolare, la presenza di trappole superficiali o nel substrato influenza negativamente la risposta dinamica della corrente di drain, quando il dispositivo opera ad alte frequenze o in regime impulsivo. Le alte densità di dislocazioni e di difetti alla giunzione di Gate inducono elevati valori della corrente di perdita, e la presenza di effetti di “soft breakdown” [8] [9]; esso è un aumento anomalo e irreversibile della corrente di leakage, che si manifesta per campi elettrici molto inferiori al campo critico responsabile del “breakdown catastrofico”. Infine, lo scarso confinamento del gas bidimensionale può favorire gli effetti di canale corto [10]. Tutti questi effetti sono maggiormente evidenti in presenza di elevate tensioni di polarizzazione e se si utilizzano dimensioni di gate sub-micrometriche. In fig.3.7(a) sono riportate le caratteristiche di uscita statiche di due GaN-HEMT aventi
Per confronto, è riportata anche la curva relativa a un P-HEMT (“Pseudomorphic- HEMT”) realizzato su GaAs, in produzione presso SELEX-SI. In fig.3.7(b) è riportato il confronto tra le potenze di uscita ed il guadagno associati agli HEMT realizzati sui due materiali. I vantaggi della tecnologia basata su GaN sono evidenti dal confronto delle prestazioni ottenute. La superiore potenza di uscita del GaN-HEMT è riconducibile alla più elevata densità di corrente, e alla maggiore tensione di breakdown, che consente l’utilizzo di tensioni di drain sensibilmente maggiori. Dal confronto tra i GaN-HEMT con lunghezze di
gate differenti si vede che il dispositivo con Lg minore presenta una densità di corrente più
elevata e una tensione di ginocchio più piccola, a vantaggio della potenza massima erogata. Inoltre, la lunghezza di gate più corta, a cui è associata una capacità di gate inferiore, consente un maggiore guadagno ad alta frequenza. D’altro canto, in entrambe le curve è
presente un aumento della corrente di drain ad alti valori di VD, più pronunciato nel
dispositivo con lunghezza di gate inferiore; questo comportamento è riconducibile all’elevato valore del campo elettrico a ridosso del drain, che induce l’iniezione di portatori nella giunzione non modulata dal gate. Il fenomeno descritto è un tipico effetto di canale corto.
(a) 0 10 20 30 40 50 0 200 400 600 800 1000 1200 GaAs PHEMT ∆VG=0.2Volt VMaX G =+0.8Volt L G=1.1µm L G=0.7µm IDS ( m A /m m ) V DS (Volt) GaN HEMT ∆VG=1.0Volt VMaX G =+1.0Volt (b) 6 8 10 12 14 16 18 20 22 24 26 28 22 24 26 28 30 32 34 8 12 16 20 24 28 32 G a in (d B ) PO U T ( d B m ) PIN(dBm) GaN HEMT on SiC GaAs PHEMT
5.5GHz
Figura 3.7: (a) caratteristiche DC di uscita a confronto per un GaAs-HEMT (Lg=0.6µm), e due GaN- HEMT aventi Lg=0.7µm e Lg=1.1µm. (b)andamento della potenza di uscita e del guadagno (in dB) in funzione della potenza di ingresso per un GaAs-HEMT e un GaN-HEMT aventi W=1mm a 5.5GHz.
Un’altra delle più severe limitazioni alle prestazioni dei dispositivi è il cosiddetto “current collapse” [11] [12], ovvero una riduzione della corrente di uscita in corrispondenza di elevate tensioni di drain, che induce il degrado della potenza di uscita e, in generale, dell’efficienza del transistor. Questo fenomeno si manifesta maggiormente nello studio degli HEMT in regime impulsivo (risposta dinamica). Anch’esso è attribuito alla presenza di trappole, in particolare nella regione attiva tra gate e drain [11].
Diversi studi hanno dimostrato che l’introduzione di un nuova architettura per il gate, denominata “Field Plate”, ha avuto un impatto drammatico in termini di riduzione degli effetti citati e di miglioramento delle prestazioni dei dispostivi [6] [13].
L’architettura Field Plate rappresenta un avanzamento rispetto ai T-gate descritti in precedenza; sono state ideate due tipi di architetture, riportate schematicamente in fig.3.6. La prima prevede la formazione di un gate avente geometria a “Γ”, con l’estensione della testa
verso l’elettrodo di drain; essa, anziché essere sospesa come nelcaso dei T-gate, si appoggia
sul dielettrico di passivazione. Nel secondo tipo, la testa viene realizzata direttamente sopra il dielettrico, ma è connessa elettricamente al piede tramite una piazzola esterna alla regione attiva del dispositivo.
Figura 3.8: architetture Field Plate ottenute mediante; (a) doppia metallizzazione (b) gate con sezione “Γ”.
In entrambe le strutture lo strato di passivazione nella regione di sovrapposizione agisce in modo analogo a un isolante di gate. Il Field Plate produce una ri-distribuzione del campo elettrico nella regione attiva a ridosso della giunzione di drain, e ne riduce il valore di picco. Grazie a questo effetto non solo si ha un aumento della tensione di breakdown, ma si ha anche una riduzione degli effetti di intrappolamento dei portatori ad alti campi elettrici; di conseguenza migliora la risposta dinamica del transistor, e quindi il comportamento ad alta frequenza. Uno degli svantaggi introdotti dal Field Plate è l’aumento della capacità di accoppiamento Gate-Drain, che può avere un’influenza negativa sulle frequenze operative raggiungibili; inoltre, l’aumento della regione di svuotamento prodotta dal potenziale sotto la regione della testa può limitare il guadagno del transistor. Pertanto, allo scopo di trovare il compromesso ottimale tra vantaggi e svantaggi è necessario un accurato studio delle proprietà
geometriche del Field plate: lunghezza di gate (Lg), spessore dello strato di passivazione (t) e
lunghezza della sovrapposizione della testa (LFP). Questo lavoro di ottimizzazione può essere
fatto con l’ausilio dei simulatori dei dispostivi, e tenendo conto degli aspetti legati al processo di fabbricazione. Questa parte del lavoro di tesi ha riguardato l’ottimizzazione dell’architettura Field Plate sui GaN-HEMT, e verrà presentata nel prossimo paragrafo.