Introduzione
L’obiettivo di questo capitolo è mostrare le fasi che hanno portato al progetto del divisore di corrente, la cui funzione all’interno del moltiplicatore è stata spiegata nel Cap.2, a partire dal circuito costituito dalla cascata delle due coppie differenziali. Il processo utilizzato, come già detto al Cap.2, è il BCD6s di STMicroelectronics, un processo bipolare-CMOS-DMOS. La tensione di alimentazione tipica dei circuiti è 3.3 V.
La specifica richiesta al blocco splitter è di velocità. In particolare interessa valutare le prestazioni che è possibile ottenere con questa tecnologia riguardo alla velocità raggiungibile dal sistema, mediante opportuni accorgimenti a livello topologico e di dimensionamento dei transistori. Tale specifica viene valutata mediante il valore di banda a -3 dB della risposta del sistema ad un segnale su ciascun ingresso del blocco.
Per soddisfare questa richiesta, un primo passo consiste nella scelta della lunghezza L dei transistori delle coppie. Questo valore è stato scelto pari a 1 µm, secondo le motivazioni illustrate nel Cap.2.
È importante ricordare che, per soddisfare a specifiche di velocità, le lunghezze dei transistori devono essere piccole. Questo perché la frequenza di transizione fT dei transistori, al di sopra della quale i transistori non amplificano, è inversamente proporzionale al quadrato della lunghezza L. Questa grandezza influenza inoltre la frequenza di polo negli specchi di corrente ed è legata alle singolarità degli stadi transconduttivi esprimibili come rapporto fra il valore della transconduttanza Gm dello stadio (legata in genere al gm dei transistori) e il valore di capacità C dello stadio. Il valore di L non deve essere tuttavia estremamente piccolo (inferiore al µm), come è stato osservato nel Cap.2, in quanto in tal caso gli effetti di canale corto sono notevoli. Per soddisfare a specifiche di velocità, inoltre, il substrato dei transistori è stato connesso a massa. Questo fatto comporta la presenza di effetto body, con una conseguente dipendenza del comportamento del sistema dai parametri di processo e con la conseguente presenza di un generatore di rumore associato a questo effetto. Si ha
tuttavia una diminuzione del valore di capacità di transizione associato alla giunzione source-substrato.
Infatti per collegare il substrato ad un potenziale diverso dalla massa ed avere VBS =0 è necessario che i pozzetti di source e substrato si trovino in una well isolata connessa ai source stessi. Questo comporta la presenza di una grande capacità di transizione associata alla giunzione fra la well di tipo p e lo strato sepolto di tipo n+ che circonda la well stessa per isolarla dal substrato di tipo p. Tale capacità, se il sistema è sollecitato da un segnale in corrente IIN, determina la presenza di un polo nella risposta in frequenza del circuito.
In Fig.3.1 è mostrato lo schema utilizzato per il calcolo della resistenza vista dalla capacità di transizione associata ai transistori di una delle due coppie differenziali, se non è presente l’effetto body.
Fig.3.1
In questo caso la pulsazione di polo è pari a C gm
2
, dove gm è la transconduttanza dei due transistori, supposti uguali. La seconda coppia introduce un polo a frequenza minore a causa della molteplicità m diversa da uno dei transistori. Infatti anche se il valore di gm da considerare nell’espressione della pulsazione di polo è più grande rispetto al gm dei transistori della prima coppia di un fattore m (la corrente del generatore viene divisa per m, quindi il gm di ciascun transistore è inferiore rispetto a quello della prima coppia di
m
1
questo valore di gm deve essere moltiplicato per m), la capacità C aumenta di un fattore
m circa, portando quindi ad una diminuzione della frequenza di polo.
Collegando il substrato a massa, invece, il valore di tale capacità risulta minore, e quindi il polo ad essa associato si sposta a frequenze maggiori.
Nel seguito della trattazione i drain della seconda coppia saranno mantenuti ad un potenziale costante e il segnale di uscita sarà costituito dalla differenza delle correnti di drain di tale coppia, per non tenere conto di altri poli introdotti da un eventuale carico presente sull’uscita. La conversione da un segnale in corrente ad un segnale in tensione deve essere effettuata mediante circuiti che non limitino la banda del sistema. Ciò che interessa studiare, tuttavia, è l’insieme delle singolarità del divisore, indipendentemente dalle condizioni di carico.
Anche per quanto riguarda l’inserzione dei segnali di ingresso, si suppone che i generatori di tensione siano ideali, quindi si trascurano i poli legati alla presenza della resistenza interna dei generatori stessi. Si considera tuttavia il fatto che il segnale in corrente venga inviato alle coppie tramite specchi, per questo il generatore IIN per piccoli segnali è schematizzato, nel seguito della trattazione, con una resistenza r0 in parallelo, la quale rappresenta la resistenza differenziale di uscita dello specchio.
Si ricorda infine che nel divisore, se si chiamano V1 e V2 le tensioni sui gate della prima coppia, i due segnali di ingresso sono dati da:
• le tensioni a modo comune
2
2
1 V
V
VC = + e differenziale Vd =V1−V2 applicate ai gate della prima coppia;
• la corrente Iin di polarizzazione delle due coppie, costituita da un termine continuo IIN posto uguale a 40
µ
A e un segnale iin che può essere ad esso sovrapposto.L’idea più semplice per realizzare uno splitter a partire dal circuito costituito dalla cascata delle due coppie differenziali può sembrare quella di utilizzare lo schema di Fig.3.2, cioè chiudere i drain della prima coppia su un carico resistivo. Tale soluzione, seppur apparentemente semplice, presenta tuttavia dei problemi per quanto riguarda il dimensionamento della resistenza R. Si deve tener conto infatti che, facendo
l’approssimazione di piccoli segnali differenziali Vd in ingresso, i gate della seconda coppia subiscono delle variazioni di tensione
2
1Vd
Rgm
± intorno al valore di riposo
2 IN dd
RI
V − .
Il valore di R deve quindi essere grande in modo da impedire che i gate della seconda coppia siano polarizzati ad un valore di tensione troppo vicino a Vdd.
Fig.3.2
Considerando una tensione di alimentazione di 3.3 V ed un valore di IIN tipico, cioè 40
µ
A, affinché i gate della seconda coppia siano polarizzati ad una tensione all’incirca a metà della dinamica della seconda coppia, ad esempio 1.65 V, R deve essere pari a 41,25KΩ.Ai nodi A e B sono tuttavia associate le capacità parassite Cdb dei transistori della prima coppia e Cgs e Cgd di quelli della seconda coppia. Valori tipici di queste capacità sono inferiori ad 1 pF. Considerando quindi un valore di capacità parassita totale approssimativamente pari a C = 1pF, questa dà origine con la resistenza R ad un polo relativamente al modo differenziale di tensione in ingresso con frequenza di polo pari a
MHz RC 3,86
2
1 =