Analisi dello schema del PNA

A questo punto analizziamo, punto per punto, lo schema a blocchi del PNA, facendo riferimento sia a uno schema a blocchi semplificato che a uno un po’ pi`u elaborato.

• La sorgente di segnale `e, come sempre, basata su uno YIG; l’oscillatore a YIG `e contenuto nel blocco A12. Si pu`o vedere che si ha una sorgente doppia: si hanno due sorgenti, ossia quella dell’oscillatore locale, e quella dello YIG. Questo schema sar`a mixer-based, essendo i punti critici ad alta frequenza (come si pu`o vedere da Foglio 1). Lo YIG utilizzato ha una frequenza che va dai 3 ai 10 GHz (riferimento a YTO). Il PNA riesce ad andare fino a 60÷70 GHz, ottenuta moltiplicando i 3÷ 10 GHz dello YIG. PMYO `e un oscillatore che si usa per downconvertire fino a ottenere la banda base per il segnale; questo `e un oscillatore fisso, probabilmente realizzato mediante dielettrico. Sul foglio 1 si ha una tabella che permette di identificare le varie bande presenti nel sistema. Dopo la parte di source 10, si hanno due moltiplicatori, sempre interni al blocco A12: `e possibile moltiplicare fino a 8 volte il segnale, arrivando fino a 80 GHz teoricamente (ma, vedendo la tabella, in realt`a il massimo `e 70 GHz). Si parla di “SOMA: Source Oscillator Multiplier Assembly”: questo `e un insieme che realizza un blocco sorgente e moltiplicatore. • Blocco A17: LOMA (Local Oscillator Multiplier Assembly): in ingresso

il LOMA ha A8, il FRAC-N, nel quale, per sintetizzare la frequenza, si utilizza un VCO per fare da oscillatore locale. In uscita si ha un ulteriore moltiplicatore per 2, A18, dunque in A19 uno splitter, e in A20 il LODA: Local Oscillator Distribution Assembly; questo si pu`o fare con un power splitter, che “splitter`a” la potenza dell’oscillatore locale. Si moltiplica anche qui per 8, ma qua si parte da 3 GHz: 3 × 8 = 24. La frequenza del LO arriva al massimo a 24 GHz (da tabella a 23,33 GHz), quella della sorgente a 70 GHz; come mai? Questo perch`e si utilizza un mixer in subharmonic: si usa il subharmonic mixing, ossia il mixer non si usa alla fondamentale, ma con una subharmonic. Lo svantaggio di questa cosa, aldil`a del phase noise, `e il fatto che usare in subarmonica un mixer porta ad avere un minore dynamic range. Dal momento che l’alternativa sarebbe stata realizzare anche il LO a YIG, soluzione estremamente costosa, questa va ancora bene. Al giorno d’oggi comunque si trovano VCO anche a frequenze elevatissime, dunque non `e un problema.

• Il blocco A10 realizza il riferimento di frequenza, con un OCXO o in alternativa con un riferimento esterno, frequenza di riferimento di 10 MHz. In alcuni strumenti, lo switch `e comandato dal fatto che si senta o meno un fronte dall’esterno: se si ha un clock dall’ingresso, lo switch lo sente e automaticamente si imposta su di esso. Questa cosa c’`e di sicuro nel 8720 che analizzeremo in seguito, forse anche nel PNA in analisi. Il

riferimento di 10 MHz, da ovunque esso venga, si aggancia mediante il solito anello ad aggancio di fase con un riferimento a 100 MHz, ottenuto con divisori per 2 e 5 (come si pu`o vedere dall’anello interno ad A10). Fuori da questo anello, a partire da questo 100 MHz, mediante due divisori selezionabili mediante switch si possono ricavare dei riferimenti di frequenza: uno da 8,333 MHz che verr`a mandato all’anello di gestione dello YIG (A11), uno da 4 MHz (che poi va a diventare da 20 MHz), che servir`a per realizzare la frequenza del secondo oscillatore locale: su Foglio 3, dove vi `e un maggiore dettaglio, si vede che questa uscita `e diretta verso un “2nd LO × 4”: questa `e la frequenza utilizzata per realizzare la seconda downconversione; ×4 `e scritto dal momento che questo tipo di schema si basa sullo schema concettuale a 4 mixer, dunque ci saranno quattro fili che andranno a fare da LO per quattro mixer.

• Cos’`e A35, dal quale viene il segnale che viene sommato? Studiando lo schema a pagina 5-7, possiamo intuire che A35 sia la board dei receiver. • Blocchi da A27 a A30 e vicini: si pu`o vedere che si hanno 4 mixer, che sono quelli che si occupano della prima downconversione. Si hanno quattro uscite (A, R1, R2, B), che vanno a un multiplexer (dentro A35), che sceglie uno dei quattro segnali e su questo si potr`a fare il phase lock, agganciandosi dunque a esso (come si era detto prima, questo `e quello che significa “agganciarsi sul ricevitore”).

• Blocco A20 (riferimento a foglio 2): come si pu`o vedere, nel blocco di distribuzione del local oscillator si hanno sei amplificatori: se una volta di solito si usava solo un power splitter, in realt`a si fa anche con-dizionamento del segnale. Stessa cosa prima dei mixer: anche qui si hanno degli amplificatori aggiuntivi. Tutti questi amplificatori, prima dei mixer, devono essere amplificatori a basso rumore e banda larghissi-ma, dal momento che sono posti nel path del segnale: questi possono avere frequenze fino a 70 GHz, dunque dovranno essere amplificatori distribuiti. Il fatto che gli amplificatori siano low-noise, porta vantaggi sotto il punto di vista del dynamic range.

• Il blocco A49 `e l’IF multiplexer: `e quello che esegue l’operazione di multiplexing che arriver`a sulla A35: receiver motherboard.

• Per quanto riguarda la seconda conversione, si ha qualcosa come lo schema 5-22: l’oscillatore locale `e collegato a uno dei quattro mixer di ricezione tramite A49; la seconda conversione sdoppia in due rami

la conversione. Il segnale in ingresso, diviso tra due mixer, subisce il seguente processing: in un ramo la IF non viene sfasata, nel secondo s`ı, di π/2; questo pu`o essere interpretato in due maniere:

– questo schema `e lo schema Hartley IRR: se pensato come un rice-vitore, essendo questa una seconda conversione, questo schema `e utile al fine di performare le reiezione delle frequenze immagine; – questo schema `e in grado, con questo trucco, di trovare le

com-ponenti in fase e in quadratura del segnale; queste vengono, alla fine, sommate, in maniera da misurarle in seguito con il blocco A6-SPAM: in un analizzatore di reti il nostro obiettivo `e quello di misurare I e Q: quello che si fa `e separarle, amplificarle sepa-ratamente, e quindi misurarle. Quello che si fa di fatto con questo schema per`o `e mandare tutto in convertitori A/D.

Una nota: solitamente, le componenti I e Q sono in banda base, in DC; in questo caso non lo sono, e sono a 41 kHz, prima di entrare nel ADC. C’`e anche un altro aspetto: trattando il segnale in I/Q, il segnale si amplifica “meglio”. La misura I/Q si fa digitalmente e non analogica-mente, dal momento che si fa nel blocco A6, di signal processing. Dal momento che la cosa `e digitale, modulo e fase si possono misurare con moltiplicatori digitali. La misura si fa con un NCO (Numerical Con-trol Oscillator, una sorta di DDS a frequenza fissa), utilizzato come oscillatore locale; prendendo il seno e il coseno, moltiplicandoli digital-mente, si pu`o realizzare questa operazione, tirando fuori parte reale e immaginaria del segnale.

Tutto ci`o viene fuori in modo molto accurato per un motivo semplice: con questo sistema noi sappiamo gi`a, a priori, dove stanno le frequenze. Se non sapessimo infatti dove sono le frequenze, teoricamente dovrem-mo fare la FFT e trovare i picchi, in dovrem-modulo e fase, di dove stanno; questo purtroppo non `e di solito cos`ı facile, dal momento che fare la stima spettrale non `e un’operazione banale: usando il metodo “sco-lastico” di solito non si trovano mai i risultati corretti. Fare la FFT implicherebbe avere una quantizzazione “implicita”, ossia dovremmo avere il segnale quantizzato, al fine di applicare numericamente l’algo-ritmo FFT. Fare il prodotto per seni e coseni di una frequenza gi`a nota, invece, permette di proiettare il segnale di ingresso su elementi gi`a noti di una base di frequenze, non dovendo pi`u stimare dove la proiezione `e avvenuta: lo sappiamo gi`a. I fasori ottenuti con questo procedimento sono assolutamente stabili.

• Si noti, in A6 (il modulo di signal processing) il IF calibration sig-nal: questo `e un segnale molto accurato che permette di compensare gli errori di linearit`a e di non-linearit`a propri del ADC, e del signal processing successivo. Si noti ci`o: ogni tanto l’analizzatore di reti, dal momento che si potrebbero avere segnali in ingresso con dynamic range molto elevato, potrebbe variare automaticamente, mediante un’opzione software che controlla delle parti hardware, il fattore di scala. Questa cosa `e da disabilitare, nel caso in cui si intenda misurare delle poten-ze invece che dei rapporti: periodicamente infatti si avrebbe questo cambio di scala, rendendo la misura insignificante.

• Pagina 5-16: questo `e il test set, al quale sono collegate le due porte; si ha uno switch, l’attenuatore, il bias T, e l’accoppiatore direzionale; un solo accoppiatore direzionale: essendo questo lo schema a 4 mixer, l’ac-coppiatore nel blocco A25 prende solo il segnale “riflesso”, su entrambe le porte. I segnali incidenti si prendono attraverso un power splitter: Nel 8510 il power splitter era realizzato mediante un power splitter; ora si fa con dei monolitici che riescono a fare questa operazione. Si noti che non tutti i test set sono a power splitter: in quelli pi`u vecchi vi erano solo accoppiatori direzionali.

• Pagina 5-19, figura 5-4: questa `e un’opzione interessante, per cui si hanno dei contatti che ponticellano il frontale. Se si deve comprare un analizzatore, lo si compri con queste opzioni: se si ha necessit`a di usare l’analizzatore con opzioni particolari, per esempio nelle quali bisogna sostituire i coupler, avere dei multiport, andare pi`u su di frequenza, questi ponticelli sono utilissimi.