• Non ci sono risultati.

Abstract14 NOVEMBRE 2019 | ORE 10:30 PRESSO LA SEDE DI PULA DI SARDEGNA RICERCHE, LOC. PIXINAMANNA (EDIFICIO 2)

N/A
N/A
Protected

Academic year: 2021

Condividi "Abstract14 NOVEMBRE 2019 | ORE 10:30 PRESSO LA SEDE DI PULA DI SARDEGNA RICERCHE, LOC. PIXINAMANNA (EDIFICIO 2)"

Copied!
1
0
0

Testo completo

(1)

Oggigiorno il mercato elettronico è sempre più stimolato dalla richiesta di dispositivi portatili, capaci di supportare molteplici funzionalità, con alte prestazioni e con una lunga durata delle batterie. I sistemi di computazione classici sono quelli cosiddetti "general purpose". Questi sistemi, tra cui rientrano i processori che sono comunemente presenti nei nostri computer, presentano un'altissima flessibilità, essendo capaci di eseguire qualsiasi computazione. Tuttavia, proprio per questo tali sistemi non possono essere specializzati in problemi di computazione specifici e quindi non possono sempre avere le prestazioni migliori.

Per ovviare a questo problema, si può associare al processore un dispositivo dedicato capace di eseguire solo le funzionalità computazionalmente più onerose, ma con le migliori prestazioni. In questi casi si parla di accelerazione hardware e per metterla in pratica esistono molteplici tecniche. Una delle più comuni al giorno d’oggi è quella di adottare dei dispositivi con un circuito integrato le cui funzionalità sono programmabili tramite un linguaggio di descrizione hardware (HDL): le Field Programmable Gate Array, meglio note come FPGA. Per un progettista hardware digitale, descrivere un sistema in termini di HDL è pane quotidiano, tuttavia capita sempre più spesso che gli sviluppatori software abbiano la necessità di accelerare in hardware una parte del loro codice. Padroneggiare un HDL non è semplice e richiede tipicamente anni di formazione e di pratica. Questo ha aperto le porte allo studio di metodi che permettano di generare HDL partendo da linguaggi di alto livello, più vicini agli sviluppatori software, come per esempio il linguaggio C. L’High Level Synthesis (HLS) è come in termini tecnici viene chiamata la generazione automatica (o semi-automatica) di HDL a partire da linguaggi di alto livello come il C.

In questo corso dopo un’introduzione dei concetti base dell'elettronica e della progettazione digitale, verrà mostrato, tramite una serie di esercizi pratici, come è possibile utilizzare degli strumenti di HLS allo stato dell’arte per realizzare sistemi che possano trarre vantaggio dall’accelerazione hardware di tutto o una parte del codice software.

Tecniche e strumenti per l’implementazione hardware a partire da codice software di alto livello

P R O G E T T O C L U S T E R P R O S S I M O - G I O R N A T A D I F O R M A Z I O N E E T R A S F E R I M E N T O T E C N O L O G I C O

DOTT.SSA TIZIANA FANNI - Università degli Studi di Sassari DOTT. CARLO SAU - Università degli Studi di Cagliari

Abstract

14 NOVEMBRE 2019 | ORE 10:30 

PRESSO LA SEDE DI PULA DI SARDEGNA RICERCHE, LOC. PIXINAMANNA (EDIFICIO 2)

Riferimenti

Documenti correlati

a darne tempestiva comunicazione, tramite circolare interna e affissione all’albo (art. 23, comma 7 e 8 del CCNL 16/18), a tutto il personale Docente della scuola, ivi compreso

Istituto d’Istruzione Superiore “Vincenzo Capirola”..

Introduzione degli studenti più motivati alle più moderne tecniche di chimica analitiche strumentali..

[r]

1303/2013 del Parlamento Europeo e del Consiglio del 17 dicembre 2013 recante disposizioni comuni sul Fondo Europeo di Sviluppo Regionale, sul Fondo Sociale

Visto l’art. 21, commi 1 e 2, “Fondo economale per le minute spese” del Regolamento concernente le istruzioni generali sulla gestione amministrativo – contabile

La presidente mette ai voti la delibera concernente l’approvazione dei criteri di precedenza per l’accoglimento della domanda di iscrizione alla classe prima. A.S. 8 dell’

Considerata altresì la più recente attività e gli strumenti sviluppati dall’Assemblea e dalla Giunta regionale sui temi della Qualità della legislazione (il