Indice
_______________________________________________________________
3
INDICE
INDICE ………
INDICE DELLE FIGURE………...………..
INDICE DELLE TABELLE………...
INTRODUZIONE………...………..……….…….
1 L’ALGORITMO RETINEX…………....………
1.1 Stima di luminanza: il filtro RRF……….…..
1.2 Nota sul divisore………...……….….
1.3 Esempio di funzionamento……….
1.4 Il problema dell’implementazione……...……….…….
2 OTTIMIZZAZIONE ALGORITMICA……….
2.1 Confronto tra gli algoritmi Ret_soft e Ret_Hard…...….…...…
2.2 Metodologie di ottimizzazione………...
2.3 Analisi del grado di programmabilità del sistema………..
2.3.1 Ruolo del parametro K………..
2.3.2 Ruolo del parametro Alfa………..
2.3.3 Ruolo del parametro Nc (Numero cicli)………
2.3.4 Riepilogo dei test: definizione programmabilità……...
2.4 Linearizzazione degli operatori non lineari………....
2.4.1 Calcolo dei coefficienti So e Sv………...…..
2.4.2 Indagine statistica delle immagini……….…
2.4.3 Linearizzazione delle funzioni So e Sv……….….
2.4.4 Approssimazione di So e Sv con Look-Up-Table……..
3
6
9
11
16
22
26
26
28
30
32
35
40
40
43
47
50
51
51
54
60
62
Indice
_______________________________________________________________
4
2.4.5 Calcolo dei coefficienti Fo e Fv………...………...
2.4.6 Ottimizzazione del calcolo della luminanza………
3 DEFINIZIONE DELL’ARITMETICA DI MACCHINA……...………..
3.1 Studio dell’aritmetica di macchina……….…..
3.1.1 Blocchi di ingresso e uscita………...
3.1.2 Blocchi di calcolo Fo e Fv………....
3.1.3 Blocchi di calcolo So e Sv………....
3.1.4 Dimensionamento dei moltiplicatori………...
3.1.5 Dimensionamento dei sommatori………...
3.1.5.1 Dimensionamento di Adder 1……….
3.1.5.2 Dimensionamento di Adder2………..
3.1.6 Rom per inversione di (So + Sv + 1)………....
3.1.7 Calcolo della luminanza y(i,j)………...………..
3.2 Dimensionamento parte frazionaria: definizione di N ……...….
3.2.1 Calcolo della riflettanza r(i,j)………...
3.2.1.1 Dimensionamento parte intera……….…
3.2.1.2 Dimensionamento parte frazionaria……….…
3.3 Modello finale………...
3.3.1 Dimensionamento definitivo della riflettanza……….…
4 PROGETTO ARCHITETTURALE………
4.1 Elementi architetturali di carattere generale………
4.1.1 Rete Alfa_Par………...……….….
4.1.2 Acquisizione dati e riempimento RAM_X e RAM_Y:
Memories_Address_Generator (MAG)...
4.1.3 Pixel_Address_Conversion (PAC)...
4.1.4 Fase di elaborazione: accesso alle ram……….…...
4.1.5 Calcolo dei coefficienti F………….………...…..
4.1.6 Calcolo dei coefficienti S………...….…....
4.1.6.1 Implementazione con rete SAR………….…..
4.1.7 I moltiplicatori………...
66
67
70
72
72
74
75
80
81
81
82
82
83
85
89
91
91
93
93
98
99 100
101 103 106 109 112 113 118
Indice
_______________________________________________________________
5
4.1.8 I sommatori………...…...
4.1.9 Calcolo del termine a denominatore di y(i,j)………..….
4.1.10 Calcolo della luminanza………..…
4.1.11 Calcolo della riflettanza………...…
4.2 Parte controllo: descrizione della rete Enable_Generator………
4.2.1 Ingressi e uscite della parte controllo………..
4.2.2 Stati della parte controllo………...
4.2.3 Stima di latenza e throughput del sistema………...
4.2.3.1 Latenza e throughput di luminanza……...…..
4.2.3.2 Latenza e throughput di riflettanza…………..
4.2.4 Codifica e decodifica degli stati………..
4.3 Nota sulla descrizione VHDL………....……...……...
5 VERIFICA DEL PROGETTO………..…………....…….
5.1 Simulazione funzionale………...
5.1.1 Flusso di test………
5.1.2 Simulazione della descrizione VHDL….………
5.1.3 Esempi di forme d’onda………...……...………
5.2 Sintesi del sistema………...…...……….
5.2.1 Analisi di alcune famiglie di dispositivi Xilinx………...
5.2.2 Report di sintesi………...
5.3 Definizione Pin di I/O del sistema………...
CONCLUSIONI………....
APPENDICE………
BIBLIOGRAFIA………...
RINGRAZIAMENTI……….
119 121 124 125 128 129 131 135 136 138 139 141
143 143 144 148 157 159 161 163 170
171 176 184 186
