Soluzione Esercizio1 Soluzione Domande ArchitetturadegliElaboratori

(1)

Cognome e Nome: Matricola:

Architettura degli Elaboratori A - Compito del 10 Gennaio 2019

Usare un foglio separato per rispondere alle domande e risolvere gli esercizi, specificando nell’intestazione: Titolo del corso (Architettura degli Elaboratori – Modulo I ), Data esame, Cognome e Nome, Matricola.

Non ` e possibile consultare libri o appunti.

Domande

1. Scrivere la tabella di verit` a della funzione logica F = A∼B + ∼AC + AB∼C. Realizzarla poi mediante un multiplexer;

2. Disegnare il circuito e descrivere il funzionamento del S-R latch.

Soluzione

A B C F

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

Esercizio 1

Date le sequenze binarie:

A = 10101011 B = 01001110

C = 11000010111001101000000000000000

1. Tradurre A in decimale e in base 7, assumendo che A rappresenti un numero intero espresso in complemento a due.

2. Tradurre B in decimale e in base 5, assumendo che B rappresenti un numero naturale senza segno.

3. Eseguire l’operazione A+B su 8 bit, assumendo che le due sequenze binarie rappresentino numeri naturali senza segno. Specificare se viene generato overflow oppure no, motivando la risposta.

4. Eseguire l’operazione B−A su 8 bit, assumendo che le due sequenze binarie rappresentino numeri interi espressi in complemento a due. Specificare se viene generato overflow oppure no, motivando la risposta.

5. Tradurre C in decimale, assumendo che C rappresenti un numero FP espresso secondo lo Standard IEEE 754 in singola precisione.

Soluzione

1. A = -85

₁₀

= -151

₇

2. B = 78

₁₀

= 303

₅

3. Eseguo l’operazione A+B

(2)

00011100 A 10101011 + B 01001110 =

--- 11111001

Non c’` e overflow. Il riporto pi` u significativo ` e zero.

4. Eseguo l’operazione B-A 01011100

B 01001110 + -A 01010101 =

--- 10100011

C’` e overflow. Ultimi due riporti discordi. Da due addendi positivi otteniamo un risultato negativo.

5. Ricaviamo da

C = 1 10000101 11001101000000000000000

S

_C

= 1 E

_C

= 10000101 = 127 + 6 M

_C

= 11001101000000000000000

Da cui C = - (1+ 0,11001101) * 2

⁶

= - 1,11001101 * 2

⁶

= - 1110011,01 = - 115,25.

Esercizio 2

Progettare un circuito combinatorio con quattro segnali di ingresso A, B, C, D e un segnale di uscita F. Il valore di F deve essere affermato quando gli ingressi, interpretati come numero naturale senza segno (con A cifra pi` u significativa e D cifra meno significativa), rappresentano un numero primo oppure divisibile per 3. In tutti gli altri casi F deve essere posta a zero. Si richiede di:

1. Scrivere la tabella di verit` a del circuito;

2. Scrivere la funzione di F di uscita in forma canonica SP;

3. Minimizzare la funzione F di uscita usando la forma canonica PS;

4. Disegnare il circuito risultante.

NOTA: 1 non ` e un numero primo e 0 non ` e divisibile per 3.

Soluzione

1. La tabella di verit` a ` e la seguente:

A B C D F

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 0

1 0 0 1 1

1 0 1 0 0

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 1

(3)

2. Scrivo F in forma canonica SP

F = ∼A∼BC∼D + ∼A∼BCD+∼AB∼CD + ∼ABC∼D + ∼ABCD + A∼B∼CD + A∼BCD + AB∼C∼D + AB∼CD + ABCD.

3. Minimizzo F rispetto alla forma canonica PS C D

A B

00 01 11 10

00 01

11 10

0 0

0 0 0

0 Da cui F = (A+C+D) · (A + B + C) · (∼A + ∼C + D) · (∼A + B + D).

4. Il circuito si ricava dall’equazione minima.

Esercizio 3

Progettare un circuito sequenziale con due segnali di ingresso I

1

e I

0

e un segnale di uscita O. Il circuito deve monitorare l’andamento dei due segnali di ingresso. In particolare, l’uscita O deve essere posta a 1 quando si verifica la seguente sequenza degli ingressi in tre cicli di clock consecutivi: I

1

I

0

= 00,01,11. L’uscita viene mantenuta a 1 fino a che permane la configurazione di ingresso finale (11). In tutti gli altri casi l’uscita O deve essere posta a zero.

Un esempio di comportamento input/output del circuito ` e il seguente:

I1: 000111100011...

I0: 001111010110...

O: 000111000010...

Si richiede di:

1. disegnare l’automa di Mealy che modella il circuito;

2. definire la codifica degli stati del circuito e scrivere le tabelle per le funzioni Output e NextState;

Soluzione

1. L’automa di Mealy che modella il circuito ` e il seguente:

start

iniz primo secondo

01,10,11/0

00/0 10,11/0 00/0

01/0 00/0 11/1

01,10/0

(4)

2. La codifica degli stati ` e la seguente:

Stato s

1

s

0

iniz 0 0

primo 0 1

secondo 1 0

– 1 1

Le tabelle di verit` a per Output e NextState sono le seguenti:

s

1

s

0

I

1

I

0

O

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 X

1 1 0 1 X

1 1 1 0 X

1 1 1 1 X

s

1

s

0

I

1

I

0

s

⁰₁

s

⁰₀

0 0 0 0 0 1

0 0 0 1 0 0

0 0 1 0 0 0

0 0 1 1 0 0

0 1 0 0 0 1

0 1 0 1 1 0

0 1 1 0 0 0

0 1 1 1 0 0

1 0 0 0 0 1

1 0 0 1 0 0

1 0 1 0 0 0

1 0 1 1 1 0

1 1 0 0 X X

1 1 0 1 X X

1 1 1 0 X X

1 1 1 1 X X