Per studiare i limiti di funzionamento del dispositivo sono state effettuate simulazioni con differenti tensioni di alimentazione (0.8V, 1.0V, . V). Osserva do l us ita del siste a ei tre asi studiati [Fig. 4.1] possiamo osservare che fino a tensioni di 1.0V il sistema funziona correttamente, sebbene presenti un offset sistematico rispetto al caso con te sio e di ali e tazio e . V, e tre al di sotto l us ita risulta se pre nulla.
Per o pre dere le ause dell errato fu zio a e to so o stati osservati gli andamenti del segnale in uscita ai singoli blocchi riscontrando due problematiche.
Per tensione di alimentazione di 0.8V la dinamica di uscita dell a plifi atore operazio ale del generatore di rampa è ridotta e i mosfet
Figura 4. : A da e to dell’us ita dell’i terfa ia i fu zio e della te sio e di alimentazione (1.2V: arancione) (1.0V: blu) (0.8V: rosso).
dello stadio di uscita escono dalla saturazione con conseguente annullamento della corrente di uscita, che risulta così insufficiente per caricare le capacità del sensore [Fig. 4.2].
Per tensione di alimentazione 1.0V è riscontrabile una variazione del guadagno dell a plifi atore di orre te he si riper uote come una maggiore corrente diffrenziale integrata sulla capacità [Fig. 4.3].
Questa variazio e, se e e o pe sata dall au e to della di a i a della tensione differenziale sulla capacità, comporta un diverso istante di attraversamento dello zero con conseguente diverso istante di commutazione del comparatore di uscita per analoga capacità misurata. Come vedremo succesivamente, questo aspetto non comporta problemi
Figura 4. : A da e to della orre te di us ita dell’a plifi atore operazio ale per te sio e di alimentazione di 0.8V.
Figura 4.3: Andamento tensione differenziale in ingresso al comparatore per tensione di alimentazione di 1.2V (blu) e 1.0V (rosso).
ell utilizzo dell i terfa ia poi hè è comunque necessaria una calibrazione iniziale del sensore per o pe sare l offset siste ati o del siste a.
Lo scopo principale di ridurre la tensione di alimentazione è la riduzio e della pote za o plessiva o su ata dall i terfa ia e consentire il funzionamento con generatori non convenzionali, quali, per esempio, i dispositivi di scavenging energetico. Trovata la minima tensione di alimentazione in cui il circuito si comporta ancora in modo nominale (1.2 V), occorre concentrare l'attenziuone sulla corrente assorbita che, nella soluzione proposta, per effetto della disattivazione dei comparatori nella fase di carica del sensore, varia durante il cilco di misura [Fig. 4.4].
Calcolando il valor medio della corrente nel periodo possiamo risalire alla pote za edia assor ita dall i terfa ia. Per evitare la saturazione dei transistor al diminuire della tensione di alimentazione sono state ridotte anche alcune correnti di polarizzazione del circuito con un vantaggio in temrini di potenza dissipata. Dalle simulazioni otteniamo infatti che la corrente media assorbita per tensione di alimentazione pari a 1.2V vale 4.01 µA, mentre quella assorbita per tensione di alimentazione pari a 1.0V vale 3.36 µA. Considerando come riferimento il primo caso possiamo assu ere he la pote za edia dissipata dall i terfa ia sia pari a 4.812 µW circa un ventesimo del cosumo della soluzione precedente, dalla quale eravamo partiti.
Figura 4.4: A da e to della orre te assor ita dall’i terfa ia dura te u i lo di isura per tensione di alimentazione pari a 1.2V
Per semplificare lo studio delle prestazioni tutte le simulazioni per aratterizzare le prestazio i dell i terfa ia sono state effettuate con tensione di alimentazione pari a 1.2V.
4.2 Linearità
Per studiare la li earità dell i terfa ia è stato si ulato il fu zio a e to dell i terfa ia al variare dalla apa ità del se sore. I particolare, la capacità di sensing è stata incrementata con step di nel range [Fig 4.5].
Dalla caratteristica ingresso-uscita di figura 4.6 osserviamo che, nel caso nominale, il comportamento è circa lineare su tutto il range di interesse. 0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 0 0.05 0.1 0.15 0.2 0.25 0.3 (µs) C (pF)
Per studiare l effettivo fu zio a e to del dispositivo è però necessario considerare anche le variazioni dovute agli errori di processo. Per effettuare questa analisi sono state realizzate dieci simulazioni Montecarlo osservando la variazione della caratteristica nei vari casi [Fig. 4.7].
Dai risultati ottenuti possiamo osservare che per effetto degli errori di processo la caratteristica presenta un marcato offset sitematico e in alcuni casi anche un errore di guadagno [Fig. 4.8].
0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00 0.00 0.05 0.10 0.15 0.20 0.25 0.30 (µs) C (pF)
Figura 4.8: Caratteristiche estratte dalle simulazioni Montecarlo con i common gate esclusi dalla variazione aleatoria delle dimensioni
I daga do l origi e dell offest siste ati o a ia o osservato he la causa principale di questo fenomeno è la errore di matching dei trantistor i o figurazio e gate o u e ello stadio di us ita dell a plifi atore di corrente, cioè in quei mosfet al di fuori della modulazione chopper ( fig. 3.15). Si noti che il contributo all'offset e al rumore a bassa frequenza di questi transistori viene di solito trascurato rispetto ai corrispondenti dispositivi configurati a source comune. Questi ultimi, tuttavia,nello schema adottato, sono soggetti a modulazione chopper, per cui il loro contributo risulta attenuato, facendo sì che l'effetto dominante sull'offset risulti proprio quello dei gate comune. Ripetendo le simulazioni Montecarlo escludendo dalla variazione delle dimensioni i mosfet common gate i risultati ottenuti sono notevolmente migliori [Fig. 4.9 e Fig 4.10]. Questo è un risultato molto importante che getta luce anche sul notevole errore di offset che caratterizzava la soluzione precedente, attribuibile probabilmente alla stessa causa.
Dall a alisi dei risultati della si ulazio e possia o al olare he ella soluzione attuale l errore sul guadag o è ir a il 30%. Eliminando il o tri uto dei gate o u e i ve e l errore sul guadag o si ridu e al di sotto del % e l offset siste ati o è più he di ezzato, riducendo così
Figura 4.9: Andamento del segnale di uscita ottenut dalle simulazioni Montecarlo senza il is at h dei tra sistor o o gate dello stadio di us ita dell’a plifi atore di corrente
l'entità della calibrazione necessaria, con conseguente semplificazione delle reti preposte a questo scopo..
Una possibile soluzione per limitare gli effetti del mismatch dei tra sistor a gate o u e è l utilizzo della tecnica gain enhancement che, per mezzo di amplificatori operazionali, fissa la tensione di drain dei mosfet a source comune [Fig. 4.11]. In questo modo gli effetti del mismatch dei mosfet a gate comune è fortemente ridotto riducendo la variabilità della
0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00 0.00 0.05 0.10 0.15 0.20 0.25 0.30 (µs) C (pF)
Figura 4.11: Schema circuitale semplificato della tecnica gain enhancement
Figura 4.10: Caratteristica ingresso-uscita estratta dalle simulazioni Montecarlo senza il mismatch dei tra sistor o o gate dello stadio di us ita dell’a plifi atore di orre te
caratteristica ingresso-uscita. Quetsa soluzione permette anche di far lavorare i mosfet a gate comune in zona triodo con conseguente i re e to della di a i a di us ita dell a plifi atore di orre te. Svantaggio di questa soluzio e è l i re e to dei o su i a l elevato margine rispetto alla specifica di progetto permette di considerare il gain enhancement come una possibile soluzione al problema.