La prima versione di questa interfaccia, proposta nel 2007, era stata ideata o l’idea di appli a la in applicazioni automotive per la misurazione della p essio e degli p eu ati i. I li iti posti dall’appli azio e e a o do uti all’ali e tazio e i eless, pe ezzo accoppiamento elettromagnetico, e che rendeva la potenza necessaria al funzionamento disponibile solo per una breve finestra temporlae a causa della rotazione dello pneumatico. Questa particolare applicazione ha portato a focalizzare il progetto su una ridotta deriva termica e un rapido tempo di assestamento, senza particolari limiti per il consumo di potenza. Successivamente, la stessa topologia è stata riadattata per applicazioni low- power, rivolte al settore biomedicale e alle applicazioni con alimentazione scavenging. Riducendo la banda utile del sistema, eccessiva per le applicazioni di interesse, è stato raggiunto un consumo dell’o di e degli � , he, all’atto della sua p ese tazio e, app ese ta a già u ote ole passo a a ti ispetto allo stato dell’a te. Tuttavia, la soluzione discussa nei paragrafi precedenti risulta inadeguata per applicazioni low- power, sia pe i o su i he pe l’ele ata te sio e di ali e tazio e. O ietti o di uesta tesi ealizza e u ’i te fa ia pe se so i apa iti i basata sulla topologia presentata ma con specifiche low-power, indagando la possibilità di scalare le dimensioni dei transistor implementando l’i te fa ia o il processo UMC 0.18� e transistor con tensione di alimentazione massima pari a 1.8V.
3.4.1 Specifiche di progetto
Oltre alla riduzione dei consumi obiettivo di questo progetto è mantenere inalterate le prestazioni complessive dell’i te fa ia, i particolare la deriva termica e la risoluzione complessiva. Non avendo
fissato uno specifico campo per questa interfaccia le specifiche sono state fissate traendo ispirazione dai migliori circuiti presentati in letteratura negli ultimi anni.
- Consumo massimo di potenza pari a �
- Tensione di alimentazione minima pari ad almeno 1.2V - Risoluzione superiore a 8 bit
- Deriva termica di � inferiore alle 300 parti per milione (ppm)
Per valutare complessivamente il dispositivo calcoleremo anche la
FOM (figura di merito) più utilizzata per circuiti di questo tipo e la
confronteremo con quella della precedente implementazione e con soluzioni della letteratura.
Per ottenere u ’effetti a iduzio e della potenza consumata è necessario ridurre notevolmente le correnti di polarizzazione. Dall’e uazio e (3.24) si evince che scalando la corrente di bias dello stesso fattore della frequenza di clock, è possibile mantenere inalterato il dynamic range, e quindi la risoluzione del sistema. Il prezzo da pagare è la riduzione della velocità di conversione del sistema. Nel progetto presentato è utilizzata una frequenza di clock pari a 3 KHz che permette di ridurre notevolmente le correnti di polarizzazione ma anche di soddisfare le specifiche di velocità di una vasta categoria di sistemi sensoriali, quali misuratori di pressione, sensori inerziali e sensori chimici.
3.4.2 Generatore di rampa
Il generatore di rampa è stato realizzato con la cascata di un inverter current starved e di un integratore di Miller [Fig. 3.9]. Per minimizzare il salto in tensione, descritto al paragrafo 3.3.1, l’a plifi ato e stato realizzato con un amplificatore operazionale a due stadi dimensionato per minimizzare i consumi garantendo comunque un elevata transconduttanza complessiva ( = /� ) e la massima dinamica del segnale di
Analizzando lo stadio di uscita possiamo infatti ricavare che la dinamica dello stimolo è pari a ∆ = − , , che con una tensione di ali e tazio e di . V può a i a e fi o a uasi l’ % di uest’ulti a. Utilizzando la precedente topologia invece, la massima dinamica ottenibile sarebbe minore di 0.4V, cioè inferiore al 33% della tensione di alimentazione. Grazie a questa implementazione possiamo allora prevedere di ottenere una risoluzione complessiva almeno analoga a quella della soluzio e di ife i e to, ell’ipotesi di o i e e ta e eccessivamente il rumore sovrapposto al segnale.
Svantaggi di questa soluzione sono invece il maggiore consumo rispetto ad un amplificatore a singolo stadio e la necessità di stabilizzare l’a plifi ato e pe ezzo di u a o pe sazio e i te a. Nel di e sio a e to dell’a plifi ato e o do ia o trascurare il limite fissato allo slew rate (3.30) dell’a plifi ato e dalla capacità di compensazione.
SR = max{
} =
(3.30)Figu a . : S he a i u itale dell’i e te u e t sta ed lu e dell’i teg ato e di Mille ealizzato con amplificatore operazioneale a due stadi (rosso)
Figu a . : Ci uito e ui ale te alle a iazio i dell’a plifi ato e ope azio ale a due stadi
Affinché il segnale di stimolo dipenda dalla capacità di integrazione è necessario che lo slew rate risulti maggiore della derivata della tensione di stimolo.
Considerando il circuito alle variazioni [Fig 3.10] emerge la necessità di conoscere il massimo valore dalla capacità di carico pilotata per dimensionare correttamente lo stadio di compensazione.
Supponendo un andamento della risposta ad anello aperto a polo dominante possiamo ricavare che la pulsazione di guadagno unitario � e il secondo polo del sistema � valgono:
� =
(3.31)� =
(3.32)Ipotizzando che le capacità parassite dello stadio di uscita siano trascurabili rispetto alla capacità di carico allora il polo secondario è funzione della capacità del sensore. Tipicamente per garantire la stabilità del sistema l’a plifi ato e di e sio ato i odo he il polo secondario si trovi ad una pulsazione almeno tripla di � , ma non potendo agire sul valore della capacità di carico, questa specifica si oppone alla massimizzazione del mantenendo ridotti i consumi.
Per ottenere un rapporto delle pulsazioni pari a tre, massimizzando anche il , è possibile incrementare aumentando la corrente di polarizzazione del ramo di uscita, cioè incrementando i consumi. In alternativa è possibile ridurre la pulsazione di guadagno unitario incrementando la capacità di compensazione, con maggiore ingombro d’a ea e i o e a da dell’a plificatore. Incrementare la � però riduce lo sle ate dell’a plifi ato e o pote ziali p o le i ella ge e azio e della rampa. Una terza soluzione è la riduzione della transconduttanza del primo stadio, ma oltre a ridurre porta anche ad riduzione dello slew-rate.
Nella soluzione proposta per mantenere ridotti i consumi ed elevato il dimensionamento è stato realizzato un rapporto � /� pari a 2, rinunciando a parte del margine di fase della simulazione classica. Le simulazioni fatte hanno però esso i e ide za l’effetti a sta ilità del sistema nonostante il ridotto margine di fase.
Dalle simulazioni effettuate è emersa una ovvia problematica affrontata con successo nella soluzione proposta da N. Nizza e P. Bruschi [15]. Per effetto della non idealità del circuito le due correnti integrate sono differenti, con un conseguente accumulo netto di carica in un periodo nella capacità di integrazione e de i a del alo edio dell’o da t ia gola e prodotta [Fig. 3.11].
Per compensare il fenomeno è necessario utilizzare un comparatore he fissi u a te sio e di ife i e to. Qua do l’o da aggiu ge la te sio e di soglia del comparatore la corrente di integrazione è azzerata così che la tensione rimanga fissata al valore specificato. Al ciclo successivo la tensione riprenderà dal valore fissato dal comparatore impedendo la deriva del valor medio. E’ possi ile di ost a e he hai fi i del fu zio a e to o plessi o del sistema la regione piatta non modifica in alcun modo il risultato della misura.
Figu a . : A da e to dell’o da t i gola e ge e ata o de i a del alo edio
Data l’aleatorietà della differenza tra le correnti integrate la sola introduzione del comparatore può non essere sufficiente a limitare la deriva del valor medio. Ipotizzando come in figura 3.11 una deriva positiva, il comparatore deve limitare in alto la tensione in uscita, ma se per effetto del mismatch tra i transistor, in alcuni casi la differenza delle correnti è tale da rendere la deriva negativa allora il comparatore non potrà limitarne l’a da e to. “oluzio e al p o le a i du e u a diffe e za sistematica nelle due correnti dimensionandone una in modo che sia sufficientemente maggiore dell’alt a da o pe sa e a he e e tuali e o i asso iati al mismatch.
La soluzione scelta in questo progetto si basa non solo sul segno della deriva del valor medio ma anche su un analisi del salto di tensione presente sull’o da. A alizza do l’o da ella zo a di o etto fu zio a e to stato osservato che in corrispondenza del picco i i o dell’o da il g adi o di te sio e so apposto all’o da t ia gola e isulta aggio e ispetto al gradino di tensione presente nel picco positivo. Per ridurre gli effetti di questo disturbo il comparatore è stato dimensionato per limitare il segnale di stimolo in basso così che al momento della commutazione la variazione
di te sio e i i g esso all’a plifi ato e o sia pa i a ma risulti dimezzata. Per fare questo però è stato necessario invertire la tendenza di deriva del segnale incrementando la corrente in fase di scarica rispetto a quella in fase di carica ( > ).
La scelta di limitare in basso il segnale di stimolo ha condizionato la s elta della topologia di o pa ato e ealizzato. Nell’a ito della progettazione Mixed Signal Low Voltage spesso sono utilizzati comparatori con isteresi e latch in uscita. La presenza del latch permette di ridurre notevolmente il consumo di corrente poiché la velocità di commutazione dell’us ita asso iata alle a atte isti he del lat h e o a quelle del comparatore che può così utilizzare correnti di polarizzazione ridotte. Il limite di queste soluzioni è che lo scatto non avviene in funzione dell’att a e sa e to di u a soglia, ma al fronte del clock è valutata la tensione in ingresso al latch rispetto alla soglia. I uesto odo l’ista te di commutazione è fissato dal clock. Per la nostra applicazione allora questa tipologia di comparatori non chiaramente è utilizzabile poiché la commutazione deve dipendere dal valore del segnale di stimolo funzione delle correnti integrate sulla capacità che inevitabilmente saranno diverse da un chip ad un altro.
La soluzione scelta realizza un comparatore con isteresi utilizzando una cella a quattro mosfet con reazione positiva interna [Fig. 3.12]. L’us ita del comparatore controlla lo switch responsabile della scarica della capacità disattivandolo quando la tensione raggiunge il valore di riferimento, così da annullare la corrente integrata sulla capacità. Per garantire il corretto funzionamento del comparatore anche per basse tensioni di ingresso la cella è stata realizzata con n-mos low-voltage, caratterizzati da una tensione di soglia intorno ai 100 mV. Dimensionando i mos della cella in modo simmetrico e tali che �
� > in si dimostra che, a
Figura 3.12: Comparatore con isteresi. In verde la cella a quattro transistor con reazione positiva ed isteresi. In arancione i due switch che disattivano il comparatore e ne fissano l’us ita alta ua do o è e essa ia l’azio e di o t ollo della te sio e di us ita.
condizioni di funzionamento a regime, o tutta la corrente di polarizzazione fluisce in o tutta la corrente fluisca in . La corrente di cortocircuito di uscita allora, a parte un piccolo transitorio, sarà in modulo pari a con segno funzione della tensione differenziale di ingresso. Questa topologia ha l’ulte io e a taggio di p ese ta e iste esi pe ui più o usta agli e o i sul segnale ispetto alle soluzio i se za iste esi. I pa ti ola e l’a piezza dell’iste esi fu zio e della te sio e di o e d i e della oppia diffe e ziale in ingresso e del rapporto / . Analizzando il circuito possiamo ricavare che la soglia per transizione 0-1 del comparatore è pari a:
=
−
, � � − � � + (3.34)Dalle relazione (3.34) notiamo che, pe i i izza e l’iste esi del comparatore, possiamo ridurre il rapporto dei oppure ridurre la tensione di overdrive della coppia di ingresso. La prima soluzione è limitata dalla
condizione �
� > necessaria per la presenza della reazione positiva e dalla
necessità di non avvicinare eccessivamente il rapporto a 1 per evitare che errori di processo rendano il comparatore non funzionante. La seconda soluzione invece è limitata dalla minima tensione di overdrive raggiungibile (≅ pe a te e e la e ifi ata l’ipotesi di forte inversione nei mosfet di ingresso.
Tenuto conto che la velocità di commutazione del comparatore dipende da due fenomeni, dalla velocità di commutazione della cella e dalla carica della capacità di carico per effetto della corrente di uscita, la specifica di minimizzare i consumi riducendo la corrente di bias comporta una commutazione più lenta del comparatore. Per rendere il comparatore sufficientemente veloce la corrente di polarizzazione è stata sovradimensionata rispetto alla minima corrente necessaria e per ridurre i consumi sono stati introdotti due switch per disattivare il comparatore quando non necessario [Fig 3.12]. In particolare poiché il comparatore non deve limitare il segnale di stimolo durante la fase di carica della capacità (ck = 0) e lo switch responsabile della scarica deve comunque rimanere aperto, abbiamo utilizzato il segnale di clock per disattivare il comparatore e attivare un pull-up in uscita che ne fissi la tensione ad un valore prossimo alla tensione di alimentazione. Infine, per rendere più ripidi i fronti di commutazione, abbiamo posto due inverter cmos in uscita al comparatore.
Un ultimo aspetto da considerare è la sensibilità del sistema realizzato al fe o e o dell’i iezio e di a i a. Pe idu e uesto fenomeno l’i e te current starved è stato modificato aggiungendo due switch in parallelo a quelli già presenti, con uguali dimensioni ma controllati in modo complementare [Fig 3.13]. In questo modo la carica iniettata dal singolo switch è ridotta poiché la variazione di tra le due fasi di funzionamento è minima. Inoltre la carica residua iniettata da uno switch è nominalmente
Figu a . : S he a o pleto del ge e ato e di a pa. I osso l’a plifi ato e ope azio ale a due stadi. I lu l’i verter current starved con gli switch complementari per la iduzio e dell’i iezio e di a i a. I e de il o pa ato e o iste si e i e te i cascata.
Figura 3.14: Andamento del seg ale di sti olo a e dettaglio dell’o da ge e ata
uguale a quella assorbita dallo switch complementare per cui la carica iniettata che risulta integrata sulla capacità di Miller è minimizzata.
Abbiamo così ottenuto un generatore di rampa analogo al precedente ma con dinamica rail-to-rail e disturbi sovrapposti ridotti [Fig 3.14], mantenendo comunque molto basso il consumo.
Figu a . : S he a i uitale dell’a plifi ato e di o e te. I e de il i uito di i g esso he realizza la bassa impedenza di ingresso. In blu il ramo che genera la 2��. In rosso l’a ay di s it h he i fu zio e del segnale di uscita p(t) indirizza la ���. In arancione i due array di switch che realizzano la modulazione chopper della corrente integrata sulla capacità (eq. (3.2))
3.4.3 Amplificatore di corrente
L’a plifi ato e di o e te i ple e tato utilizza la topologia della soluzione proposta da N. Nizza e P. Bruschi [15] o l’o ietti o di s ala e le correnti di polarizzazione [Fig. 3.15]. Scopo di questo amplificatore di corrente non è solo la realizzazione della differenza delle correnti in ingresso ma anche di produrre la modulazione chopper del segnale (switch SA1) e la somma/sottrazione della corrente in funzione del segnale di uscita.
Come discusso nel paragrafo 3.1 aspetto fondamentale dell’a plifi ato e di o e te la assa i pede za di i g esso alla frequenza del segnale di stimolo. Per realizzare uno stadio di ingresso con una bassa impedenza di ingresso è stato utilizzato il circuito in verde di figura 3.15. Studiando il circuito per piccolo segnale e stimolandolo in
Figu a . : Stadio di i g esso dell’a plifi ato e di o e te alle a iazio i
ingresso con un generatore di tensione [Fig. 3.16] possiamo ricavare che l’i pede za ista dal se so e pa i a:
� =
5( + + � )
(3.35)
Supponendo che la resistenza di uscita dello stadio cascode ( ) sia abbastanza grande da garantire che � ≫ / � allo a l’i pede za di ingresso risulta
� = �
5 (3.36)
La relazione trovata mette in luce come una riduzione della corrente di polarizzazione se non associata ad una riduzione della capacità di o pe sazio e o po ta u i e e to dell’i pede za ista i i g esso. L'operazione di riduzione della capacità di compensazione va però effettuata con attenzione, in quanto può portare ad una riduzione del margine di fase e, infine, all'instabilità.. Nella soluzione proposta è stato comunque possibile ottenere anche con basse correnti di polarizzazione ( � u ’i pede za di i g esso alla f e ue za di lo k di i a 1500 volte
i fe io e all’i pede za del se so e alla edesi a f e ue za (≈ Ω) [Fig. 3.17].
Per realizzare la corrente ∆ , come nella soluzione di riferimento, sono stati dimensionati diversamente i transistor e in modo tale che = − ∆ . Conseguenza di questa soluzione u ’asi et ia dei nei due rami di ingresso che si ripercuote sul sistema sotto forma di una differente impedenza di ingresso vista dalle due capacità del sensore. La differente impedenza vista non introduce comunque errori significativi sulla corrente di ingresso fino a che entrambe le impedenze sono t as u a ili ispetto all’i pede za del se so e alla f e ue za di sti olo.
Ulteriore problematica di questa soluzione è il controllo di modo comune. Oltre a non poter utilizzare una topologia dinamica, switched apa ito , poi h il siste a pa ti ola e te se si ile all’i iezio e di carica, la non trascurabile variazione percentuale del modo comune di ingresso in funzione del segnale ha richiesto di utilizzare un approccio
autopolarizzante, in modo tale che la tensione di controllo non vari
Figu a . : I pede za di i g esso dell’a plifi ato e di o e te. I lu l’i pede za ista dalla apa ità a ia ile. I osso l’i pede za ista dalla apaità di ife i e to.
Figura 3.18: Circuito di controllo del modo comune con autopolarizzazione
solo in funzione del modo comune di uscita ma anche in funzione del modo comune di ingresso.
La soluzione utilizzata sfrutta la classica topologia per il controllo del modo comune statico ma sostituisce il generatore di polarizzazione della coppia differenziale con una coppia di mosfet in parallelo, con i gates pilotati dalle tensioni di gate dei transistor e [Fig. 3.18].
Dimensionando , , e in modo che il coefficiente moltiplicativo dei quattro specchi sia pari ad 1/2 allora otteniamo che
=
+∝
�+ (3.37)Con questa soluzione se la componente di modo comune della corrente di ingresso cresce o decresce anche la corrente a modo comune del secondo stadio cresce o decresce proporzionalmente, mantenendo così inalterato il coefficiente moltiplicativo degli specchi , e , . Nella soluzione implementata per ridurre ulteriormente i consumi il coefficiente moltiplicativo degli specchi ad n-mos è stato imposto pari ad 1/4 e lo
specchio coscode a larga dinamica recupera il dimezzamento della corrente specchiando in salita di un fattore 2.
Dalla precedente trattazione sul rumore è emerso che il maggior contributo di rumore sul segnale di uscita è dato dalla componente termica i t odotta dall’a plifi ato e di o e te. Per identificare quali mosfet forniscono il maggiore contributo al rumore di uscita, utilizziamo due concetti fondamentali per il dimensionamento in funzione del rumore. 1) In uno specchio cascode il contributo di rumore complessivo è circa uguale al contributo dei mosfet a source comune poiché il rumore introdotto dai gate comune è ridotto di un fattore + . 2) Dati più mosfet polarizzati con la stessa corrente, la densità spettrale di potenza del rumore sovrapposto al segnale è funzione del rapporto delle tensioni di overdrive secondo la relazione:
=
+
=
(3.38)Appli a do uesti due o etti all’a plifi ato e di o e te presentato otteniamo che i mosfet che determinano il rumore sovrapposto al segnale sono quelli in configurazione source comune ( , , , , , ,
, . Pe ispetta e l’ipotesi di u o e fli ke t as u a ile ispetto al contributo termico e minimizzare il rumore complessivo introdotto, il dimensionamento è stato effettuato con aree non minime per r transistor e raddoppiando la tensione di overdrive dei p-mos a source comune, ottenendo così un parametro pari a 0.5.
3.4.4 Comparatore con isteresi preamplificato
Ultimo elemento della topologia realizzata è il comparatore con isteresi che realizza il segnale PWM di uscita. A differenza del caso precedente non è utilizzata una tensione di riferimento ma valutiamo la tensione differenziale ai capi delle due capacità di integrazione dell’a plifi ato e pe ile a e l’att a e sa e to dello . Vista la specifica
Figura 3.19: Amplificatore fully diffferential singolo stadio con controllo del modo comune di uscita
applicazione, la p ese za dell’iste esi idu e la p e isio e del seg ale di uscita per cui è necessario preamplificare il comparato e osì he l’iste esi isulta te alla apa ità sia pa i all’iste esi del o pa ato e di isa pe il