3.2 Progettazione ad alto livello del modulatore
3.2.3 Rumore termico e di quantizzazione riportato in ingresso
gresso
In precedenza abbiamo già detto che per raggiungere la risoluzione effettiva deside- rata non basta trattare il solo rumore di quantizzazione, ma particolare attenzione va prestata anche al rumore elettrico del modulatore.
Progettazione di sistema 56 In Figura 3.6 viene anticipata la topologia fully-defferential scelta per il primo inte- gratore switched-capacitors del nostro modulatore, che verrà trattata nel dettaglio nel capitolo successivo. In questa sezione ci concentreremo in particolare sul rumo- re elettrico dell’amplificatore operazionale e sul rumore kT /C. In particolare verrà tenuto in considerazione solo il rumore elettrico introdotto dal primo integratore, perché come abbiamo dimostrato in precedenza, quello del secondo viene ripor- tato in ingresso al modulatore diviso per il guadagno dell’amplificatore del primo integratore, e quindi può essere del tutto trascurato. Per quanto riguarda invece il rumore a bassa frequenza, ovvero l’offset e il rumore flicker, verranno trattati anch’essi nel capitolo successivo, dove si parlerà della tecnica dinamica introdotta per la cancellazione di essi. Più avanti in questo capitolo si parlerà comunque di una tecnica di sistema per la cancellazione del rumore a bassa frequenza.
Nel capitolo precedente abbiamo visto che la densità spettrale di potenza del rumore termico in ingresso all’amplificatore è pari a:
SV n−th = 4kT
1 gm
· γ (3.2)
dove γ è il fattore moltiplicativo che tiene conto della topologia utilizzata e gmè la
transconduttanza di uno dei transistori MOS della coppia differenziale in ingresso. In particolare, per la topologia che verrà utilizzata, γ vale:
γ = 4
3[1 + F3+ F9] (3.3)
dove F3 e F9 sono dei parametri che verranno definiti in fase di progettazione
elettrica. Un valore tipico di γ è generalmente compreso tra 2 e 3, cosa che andrà poi verificata durante la progettazione elettrica.
Per calcolare il valor quadratico medio del rumore dobbiamo far riferimento all’o- perazione di campionamento e al filtraggio finale. Infatti campionando con una frequenza fs (minore di Beq, banda equivalente di rumore) c’è un "foldover" del
rumore tra −fs/2 e fs/2. La densità spettrale di potenza in questo intervallo ri-
sulta infatti moltiplicata (e quindi accresciuta, visto che Beq> fs) per Beq
fs/2 =
2Beq
fs .
Andando poi infine a filtrare nella banda del segnale d’interesse (Bs), il valor
quadratico medio del rumore termico risulta pari a hvn−th2 i = SV n−th· 2Beq fs · Bs= SV n−th· Beq fs 2Bs = SV n−th· Beq OSR (3.4)
La banda equivalente di rumore è pari a Beq = Bπ2 = βf0π2, in cui β è la fun-
zione di trasferimento della rete di retroazione formata dalle capacità CA e CB,
che in questo caso vale β = CB
CA+CB, e f0 è il prodotto guadagno-banda (GBW)
Progettazione di sistema 57 carico vista da ciascun uscita dell’amplificatore (che è la serie delle due capaci- tà). Andando ad inserire queste espressioni, il valore quadratico medio del rumore elettrico riportato in ingresso diventa:
hv2 n−thi =4kT 1 gm · γ OSR · gm 2π (CA+ CB) CA· CB π 2 CB CA+ CB = kT CA · γ OSR (3.5)
Questo risultato ci ricollega ovviamente all’espressione del rumore kT /C che si verifica quando si campiona una tensione su una capacità. Essendo la nostra architettura switched-capacitors, la tensione d’ingresso al sistema viene proprio campionata sulla capacità CA, è quindi banale considerare, nell’espressione del ru-
more termico dell’integratore riportato in ingresso, sia il rumore kT /C dovuto al campionamento che il rumore dell’amplificatore operazionale. Si introduce un fat- tore γtche vale γt= γ +2, che tiene conto del rumore dell’amplificatore e del kT /C
dovuto alla presenza di due capacità CA di campionamento, vista l’architettura
fully-differential del sistema.
Per la progettazione del nostro convertitore, dal momento che abbiamo delle pre- cise specifiche in termini di risoluzione effettiva, diventa molto importante il di- mensionamento delle capacità del sistema, in particolare CA(CB è dato dalla pro-
porzionalità con CA tramite il coefficiente scelto). In termini di rumore termico è
facilmente intuibile come avere una CA grande faciliti l’abbattimento del rumore,
anche se si deve tenere conto dell’aumento di area di integrazione sul chip all’au- mentare della capacità. Inoltre aumentando i valori delle capacità, aumenta anche il valore del carico visto dall’amplificatore, che come vedremo avrà conseguenze limitanti sul GBW, il quale, in un’architettura switched-capacitors, è indicato che sia circa una decade al di sopra della frequenza di campionamento massima del sistema.
Sfruttando la definizione di DR, prima come DR = VF S
kσ , ovvero come il rapporto
fra la massima escursione in tensione del sistema e il livello di rumore nel con- vertitore (dato dalla somma sotto radice dei valor quadratici medi del rumore di quantizzazione e del rumore termico, con k = 4), e poi come N0 = log2(DR)
(ovvero DR = 2N0, con N0 risoluzione effettiva voluta), si può esprimere il valore
di capacità di CA in funzione di OSR, VREF e risoluzione effettiva voluta (N0).
Visto che l’amplificatore presenta un’architettura fully-differential, e che quindi il sistema è bipolare e simmetrico, considereremo VF S = 2VREF. Quindi si può
scrivere:
DR = 2VREF
4qhv2
nqi + hv2n−thi
(3.6)
Per quanto riguarda hv2
nqi abbiamo visto che vale (∆V )2
12 con ∆V = VF S/2
N =
2VREF/2N (dove N è la risoluzione in bit data dalla (1.29) in funzione dell’OSR
Progettazione di sistema 58 la (3.5), sostituendo γ con γt. Inserendo le espressioni, la (3.6) diventa:
DR = 2VREF 4 q 4·V2 REF 12·22N + kT CA γt OSR = 1 2q2−2N3 + V21 REF kT CA γt OSR (3.7)
Sostituendo DR, come abbiamo detto prima, con 2N0 si ottiene alla fine:
CA= 1 V2 REF · OSR · 4kT γt· 2 2N0 1 − 2(2+2N 0−2N )3 (3.8) In questo modo abbiamo ricavato un’espressione che, tenendo conto dell’OSR, di VREF, della risoluzione ottenuta con l’OSR usato considerando solo il rumore di
quantizzazione (N ), della risoluzione effettiva desiderata (N0) e del γt (se γ ' 3
generalmente, allora consideriamo γt = 5), ci fornisce il valore di avere CAtale da
ottenere la risoluzione effettiva desiderata.
Figura 3.7: Valore della capacità CAin funzione di OSR e N0 per VREF = 1.8 V
Abbiamo creato quindi uno script MATLAB che riproducesse l’espressione trovata in modo da ottenere un grafico che ci aiutasse nella scelta del valore di CAviste le
specifiche di risoluzione assegnateci. Perché i grafici siano ben leggibili riportiamo due prove, una per l’estremo inferiore della VREF che sarà utilizzata (1.8V) e una
per l’estremo superiore (3.3V). Questo perché, come si vede dalla (3.8), il valore di CA risulta avere una proporzionalità inversa rispetto alla VREF, ci mettiamo
Progettazione di sistema 59 saranno usati frequentemente dal sistema (2V e 2.8V), i cui risultati sono riportati in Tabella 3.1, la quale indica il valore di CA necessario, calcolato con la (3.8),
nelle condizioni dettate dalla prima riga e dalla prima colonna.
Le specifiche assegnateci in termini di bit di risoluzione prevedono di avere un convertitore che assicuri una risoluzione di 18 bit. In termini progettuali, quello di cui bisogna tener conto per l’integrazione delle capacità è l’ingombro in termini di area.
Essendo inoltre il nostro sistema un circuito switched-capacitors con architettu- ra fully-differential il numero di capacità da integrare è abbastanza importante, quindi si deve stare attenti a progettare capacità di valore troppo elevato.
Figura 3.8: Valore della capacità CAin funzione di OSR e N0 per VREF = 3.3 V
Un fattore limitante è anche la realizzazione dei coefficienti scelti in precedenza che vengono appunto implementati attraverso rapporti di capacità. Prendendo per esempio in esame l’architettura del primo integratore (Figura 3.6) risulta essere a1 = b1 = CCA
B =
1
8, e quindi CB = 8 · CA. Dobbiamo quindi tenere conto che la
capacità CB sarà 8 volte più grande di CA che andiamo a progettare per raggiun-
gere la risoluzione desiderata e che inoltre, vista l’architettura fully-differential, è necessario raddoppiare il numero di capacità e quindi l’area occupata.
Dalla Tabella 3.1 si può notare come per raggiungere 20 bit di risoluzione serva un valore di capacità molto alto, anche giocando sui valori di OSR e VREF. Si è deciso
quindi di garantire i 20 bit di risoluzione utilizzando OSR = 2048 o OSR = 4096 e VREF = 3.3V, cioè nel caso limite, utilizzando CA= 4pF, e quindi CB = 32pF. Si
Progettazione di sistema 60 utilizzando anche VREF = 1.8V. Siamo quindi soddisfatti di avere una solida base
di 18 bit di risoluzione effettiva, con la possibilità di raggiungere 20 bit mettendoci nelle particolari situazioni sopracitate.
VREF = 1.8V VREF = 2V VREF = 2.8V VREF = 3.3V
N0 = 18 bit 3.5 pF 2.8 pF 1.4 pF 1 pF OSR = 512 N0 = 18 bit 1.7 pF 1.4 pF 0.7 pF 0.5 pF OSR = 1024 N0 = 18 bit 0.9 pF 0.7 pF 0.4 pF 0.3 pF OSR = 2048 N0 = 18 bit 0.4 pF 0.3 pF 0.2 pF 0.1 pF OSR = 4096 N0 = 19 bit 14.5 pF 11.7 pF 6 pF 4.3 pF OSR = 512 N0 = 19 bit 6.7 pF 5.6 pF 2.9 pF 2 pF OSR = 1024 N0 = 19 bit 3.4 pF 2.8 pF 1.4 pF 1 pF OSR = 2048 N0 = 19 bit 1.7 pF 1.4 pF 0.7 pF 0.5 pF OSR = 4096 N0 = 20 bit 68.9 pF 55.8 pF 28.5 pF 20.5 pF OSR = 512 N0 = 20 bit 27.6 pF 22.4 pF 11.4 pF 8.2 pF OSR = 1024 N0 = 20 bit 13.7 pF 11.1 pF 5.7 pF 4 pF OSR = 2048 N0 = 20 bit 6.9 pF 5.6 pF 2.8 pF 2 pF OSR = 4096
Tabella 3.1: Valori della capacità CA in funzione di OSR e VREF per avere una
risoluzione effettiva in bit pari a N0