PLL

(1)

Circuiti per aggancio di fase: Phase Lock Loop

• L’anello ad aggancio di fase è un componente chiave dei sistemi di comunicazione,

utilizzato quando occorre demodulare segnali in condizioni particolarmente difficili (rumore

o alterazioni di altro tipo) o per generare localmente segnali agganciati in fase e/o frequenza

ad un segnale di riferimento.

• E’ usato per demodulare segnali AM e FM analogici e numerici, o per estrarre dati e segnali

di cadenza da trasmissioni seriali ad elevata velocità.

• In particolare, viene chiamato PLL un sistema che genera localmente un segnale di

frequenza pari a quella di un segnale di ingresso.

• Nel caso di segnali sinusoidali il PLL può essere visto come un filtro passa banda a banda

stretta (risonatore) che lascia passare solo la componente principale del segnale di ingresso

(2)

Circuiti con PLL: dove ?

Sintetizzatori.

Generatori segnali

di riferimento

(3)

Applicazioni dei PLL

• Un esempio di impiego del PLL può essere fatto

considerando il sistema di trasmissione e ricezione

a modulazione di ampiezza:

• x(t): segnale modulante (con banda limitata a Ω)

• p(t)=sin(ω

₀

t): portante (con ω

₀

>> Ω)

(4)

Applicazioni dei PLL:Demodulatore coerente

• Una tecnica che consente di ottenere una buona qualità del segnale ricostruito è la demodulazione

coerente.

• Ovviamente il segnale di riferimento r(t) deve essere rigorosamente isofrequenziale con la portante,

condizione che non può essere soddisfatta utilizzando un oscillatore indipendente, in quanto sempre

affetto da derive.

• Inoltre anche la frequenza stessa della portante può subire variazioni per derive del trasmettitore o

per effetto doppler (dovuto al moto relativo tra Tx e Rx).

• Dunque r(t) deve essere ricavato dal segnale ricevuto, che chiaramente dovrà contenere un residuo

della portante:

– Filtro passa banda a banda molto stretta centrato su ω

₀

: per tener conto di un eventuale effetto

Doppler il filtro non può essere troppo stretto (segnale di riferimento affetto da rumore)

– Demodulatore coerente con PLL agganciato sul segnale di ingresso: si comporta come un

risonatore la cui frequenza centrale può spostarsi per inseguire eventuali variazioni di frequenza

della portante (segnale di riferimento isofrequenziale e privo di rumore)

(5)

Schema a blocchi di PLL

Analisi linearizzata del PLL (segnali sinusoidali)

• v

_i

: segnale di ingresso

• DF: Demodulatore di Fase

• F(s): filtro di anello

• VCO: oscillatore controllato dalla tensione V

_c

)

cos(

)

sin(

o

i

t

V

v

t

V

v

θ

ω

θ

ω

+

=

+

=

(6)

Parametri di un PLL

VCO

a) V

_d

= K

_d

·(θ

_i

-θ

_ο

)

costante del

demodulatore di

fase: K

_d

b) V

_c

= V

_d

· F(s)

– guadagno in

continua del filtro:

F(0)

c) ω

₀

= K

₀

· V

_c

– costante del VCO:

K

_o

• Guadagno di anello

in continua:

K

_d

K

_o

F(0)

(7)

Funzione di trasferimento

• Le variabili sono le

fasi

)

(

_i

_o

d

K

V

=

θ

−

θ

Esprimendo la frequenza (ω

₀

) come variazione della fase si ottiene:

Nel dominio delle s:

dt

t

d

t

o

)

(

)

(

θ

0 ω

=

)

(

)

(

s

θ

s

ω

=

(8)

Funzione di trasferimento

Sostituendo:

in a), b) e c) otteniamo la funzione di trasferimento del PLL

)

(

)

(

)

(

s

H

s

i

o

=

θ

)

(

)

(

s

₀

s

o

θ

ω

=

• ORDINE DEL PLL: Grado del denominatore della H(s)

(9)

Errore di fase

Possiamo definire un errore di fase:

ed un errore di fase relativo:

)

(

)

(

)

(

s

_i

s

_o

s

e

θ

=

−

• Occorre notare che funzione di trasferimento ed errore sono definiti in termini delle

fasi dei segnali v

_i

e v

_o

(le grandezze di ingresso e di uscita sono le fasi e non i segnali

stessi).

• Ricaviamo l’andamento del modulo di H(s) per diversi tipi di filtro F(s) al fine di

analizzare l’errore di fase del PLL (a regime) per diversi tipi di segnali di ingresso

(corrispondenti a diverse variazioni del segnale v

_i

).

• Sull’asse delle ascisse comparirà la pulsazione delle variazioni di fase del segnale

di ingresso e non la pulsazione del segnale v

_i

.

(10)

Casistica filtro di anello

• Collegamento diretto

• Cella RC

• Cella R-R-C

• Amplificatore con guadagno finito (passa basso)

• Amplificatore con guadagno infinito

(11)

PLL del I ordine (esempio)

Connessione diretta del blocco F o F(s)=K

_f

•

• • Se F(s)=K

_f

cambia solo la posizione del

polo di H(s)ÆK

d

o

d

o

K

s

K

s

H

+

=

)

(

ω è la frequenza di

variazione di fase

)

(

)

(

0 s

K

s

_i

d

e

θ

+

=

ω

|H(jω)|

_K

o

K

d

1 )

(

s

=

F

(12)

PLL del II ordine (esempio)

F

iltro passa-basso con cella RC

•

• sRC

s

F

+

=

1

1 )

(

d

o

d

o

d

o

d

o

K

s

RCs

K

RC

K

RC

s

RC

K

s

H

+

=

+

=

₂

2

1

1 )

(

RC

K

_o _d n

=

ω

RC

ξ

=

1 ω

|H(jω)|

_ω

n

ξ

1 )

0 (

=

H

(13)

Filtri attivi

• Nei precedenti esempi il filtro F(s) è passivo

F(0) = 1 oppure F(0) < 1

• Possiamo inserire in F(s) un elemento attivo in modo da

ottenere:

F(0) > 1

(cioè inserire amplificazioni in continua entro l’anello)

• Vedremo due casi relativi a PLL del II ordine:

filtro con elemento attivo avente guadagno infinito (amp. op. ad anelo aperto)

filtro con elemento attivo a guadagno finito

(14)

Filtro attivo RC (o R-RC)

sRC

s

F

(

)

=

−

1 R

AO

-+

C

d

o

d

o

K

RC

s

K

s

H

−

=

₂

)

(

R1

AO

-+

C

R2

(

)

d

o

d

o

d

o

K

sCR

C

R

s

sCR

K

s

H

+

−

=

2

1

2

1 )

(

(15)

Filtri a guadagno non unitario

R1

AO

-+

C

R2

In questo modo si ottiene la possibilità di avere

tre gradi di libertà per progettare

indipendentemente:

)

0 (

,

e

H

n

ξ

ω

Per ottenere filtri con guadagno in continua >1 conviene usare un amplificatore

operazionale reazionato:

(16)

Errore di fase a regime

• definizione:

• dal teorema del valore finale

• Il valore di questo limite dipende da

– Tipo di segnale di ingresso θ

_i

A questo punto possiamo analizzare il comportamento del PLL per diversi tipi di

segnale di ingresso, corrispondenti a diverse variazioni di fase del segnale v

_i

.

(le variazioni di fase applicate all’ingresso sono tali che il PLL rimane agganciato)

(17)

Ingresso con gradino di fase

Il segnale di ingresso subisce una variazione brusca di fase (se

gnali

PSK). In questo caso non si hanno variazioni di frequenza.

(18)

Ingresso con gradino di fase

θ

_i

(t) = 0 per t<0; ∆θ

_i

per t>0

• Questa variazione di fase, espressa come trasformata vale:

• Essendo F(0) diverso da 0 (perché si tratta di una funzione passa basso), è

sempre

θ

_er

=0

s

i

θ

(

)

=

∆

0 )

(

lim

0 +

=

∆

=

→

_s

_K

_F

_s

s

d

o

i

s

er

θ

(19)

Ingresso con rampa di fase

Il segnale di ingresso subisce una rotazione continua della fase

, con

andamento lineare nel tempo (segnali FSK).

(20)

Ingresso con rampa di fase

• θ

_i

(t) = 0 per t<0; θ

_i

(t) = t∆ω

_i

per t>0

• • Errore a regime con guadagno finito = A

• Errore a regime con guadagno infinito

2 )

(

s

i

ω

θ

=

∆

lim

0 _s

_K

_F

₍

_s

₎

d

o

i

s

er

+

∆

=

→

ω

θ

A

K

_o

_d

i

er

ω

θ

=

∆

0 =

er

θ

In entrambi i casi, a

transitorio esaurito,

ω

=

ω

(21)

Ingresso con parabola di fase

Il segnale di ingresso

è

un segnale con una variazione continua della

frequenza (segnali trasmessi tra due unit

(22)

Ingresso con parabola di fase

• • La costante ∆ω rappresenta una velocità di variazione della frequenza.