Testo n. 0 - Cognome e Nome:
UNIVERSIT `A DEGLI STUDI DI PISA - FACOLT `A DI INGEGNERIA
INGEGNERIA AEROSPAZIALE: CORSO DI FISICA GENERALE II E ELETTRONICA Prova n. 6 - 29/05/2010
1) Eseguire il seguente calcolo aritmetico in base 2 e convertire il risultato in formato esadecimale:
111 + 110 − 110 + 111. Nota bene: le risposte presentate (A-F) sono definite esclusivamente dalla lettera che rappresenta il carattere esadecimale; i numeri decimali proposti accanto a ciascuna lettera non hanno alcun significato.
A 0 B 150 C 330 D 510 E 690 F 870
2) Il circuito combinatorio di figura presenta un bus di input a 8 bit IN[7..0] e uno di output a 10 bit OUT[9..0]. Determinare il valore (decimale) dell’output in corrispondenza del valore (decimale) dell’input IN = (252)10.
A 0 B 259 C 439 D 619 E 799 F 979
3) Un impulso di rettangolare di tensione, di ampiezza 2.96 V e durata 300 ps, viaggia lungo una linea di trasmissione ideale, con capacit`a per unit`a di lunghezza di 2.67 pF/cm e induttanza per unit`a di lunghezza di 5.35 nH/cm. All’estremit`a verso cui viaggia l’impulso la linea `e raccordata con una seconda linea di trasmissione ideale, con capacit`a per unit`a di lunghezza di 7.73 pF/cm e induttanza per unit`a di lunghezza di 3.38 nH/cm. La seconda linea, di lunghezza 3.43 m, `e infine terminata con una resistenza pari all’impedenza caratteristica. Determinare dopo quanti nanosecondi, dall’inizio della trasmissione sulla seconda linea, comincia la dissipazione di energia sulla resistenza di terminazione.
A 0 B 19.4 C 37.4 D 55.4 E 73.4 F 91.4
4) Nel caso del problema precedente (3) determinare l’energia, in pJ, complessivamente dissipata sulla resistenza di terminazione.
A 0 B 15.0 C 33.0 D 51.0 E 69.0 F 87.0
5) Il circuito di figura realizza un flip-flop J-K con Clock Enable a partire da un flip-flop T e alcune porte logiche. Determinare il tipo di porta identificato con un punto interrogativo e usato in due punti distinti del circuito:
A: NOR ESCLUSIVO B: AND
C: NAND D: OR E: NOR
F: NESSUNA DELLE PRECEDENTI
Nota bene: le risposte presentate (A-F) sono definite esclusivamente dalla lettera; i numeri decimali proposti accanto a ciascuna lettera non hanno alcun significato.
A 0 B 150 C 330 D 510 E 690 F 870
6) La pipeline di figura `e caratterizzata dai seguenti dati:
tempo di propagazione attraverso il blocco combinatorio COMBA: 3.04 ns, tempo di propagazione attraverso il blocco combinatorio COMBB: 5.18 ns, ritardo clock to output dei registri: 0.864 ns < tCO< 2.26 ns,
massima frequenza di clock: 98.6 MHz.
determinare il massimo tempo di setup, in ns, ammissibile per i registri.
A 0 B 2.70 C 4.50 D 6.30 E 8.10 F 9.90
7) Nel caso del problema precedente (6) determinare il massimo tempo di hold, in ns, ammissibile per i registri.
A 0 B 2.10 C 3.90 D 5.70 E 7.50 F 9.30
8) Nel circuito di figura il contatore binario `e ciclico (ricomincia da zero quando supera il fondo-scala) e la RAM `e completamente sincrona (sia nei cicli di scrittura, determinati da WRITE=1, che in quelli di lettura, determinati da WRITE=0). Inizialmente il contatore `e a zero, il clock `e a zero (CLK=0) e gli input al circuito sono entrambi asseriti (CNTR=1 e WR=1). Dopo 1024 cicli di clock si effettua la transizione WR=0 e successivamente il segnale rimane stabilmente a questo valore. Dopo altri 340 cicli di clock si effettua la transizione CNTR=0 e successivamente il segnale rimane stabilmente a questo valore.
Determinare il valore (decimale) di OUT dopo due ulteriori cicli di clock.
A 0 B 279 C 459 D 639 E 819 F 999
9) Un segnale analogico di tensione viene campionato con un ADC lineare a 10 bit e successivamente riprodotto con un DAC. Si supponga che la riproduzione sia a scalini di durata pari all’intervallo di campio- namento (senza alcun filtro). Il range dinamico dell’ADC e quello del DAC sono ottimizzati in modo da minimizzare la differenza tra segnale originario e segnale riprodotto. Il sistema viene messo sotto test con segnali sinusoidali di ampiezza massima Vmax = 3 V e frequenza compresa tra 20 Hz e 2.39 × 104 Hz. Le specifiche richiedono che durante il test la differenza massima tra segnale originario e segnale riprodotto sia sempre inferiore allo 0.5% di Vmax. Determinare la minima frequenza di campionamento, in MHz, necessaria a superare il test (dopo ottimizzazione di tutti gli altri parametri liberi).
A 0 B 19.3 C 37.3 D 55.3 E 73.3 F 91.3
10) Nel circuito di figura la frequenza di CLKIN vale 7.86 MHz.
Determinare il periodo di CLKOUT in ns.
A 0 B 202 C 382 D 562 E 742 F 922
Testo n. 0
FISICA GENERALE II E ELETTRONICA Prova n. 6 - 29/5/2010
Binary Priority Encoder 0 lowest prio
1 2
3 highest prio
CODE0 CODE1
0 1
IN7 IN6 IN5 IN4
OUT0 OUT1 OUT2 OUT3
Vdd
OUT4
OUT5
IN3
IN2
IN1
OUT6
OUT7 OUT8 IN1
IN0
OUT9
FIGURA 2
CE T Q
?
Q K
FIGURA 5 CE
J
Q
Q
?
Q Q CLK
FISICA GENERALE II E ELETTRONICA Prova n. 6 - 29/5/2010
Q
D n COMBA n D Q n COMBB n D Q n
IN n OUT
FIGURA 6
OUT[9:0]
10
C
1 0
ADD[9:0]
10
RAM 1024 × 11 bit
[9:0]
CNTR
10
10 1
Y=A+(100)10 Y 11 COUNTER 10 A
DATA_OUT[10:0]
DATA_IN[10:0]
WRITE
OUT[10:0]
11 11
[9:0]
WR WRITE
CLK
CLK WR
FIGURA 8
Q J
K Q
Q J
K Q
1
CLKOUT
CLKIN
FIGURA 10
