FISICA E ELETTRONICA Prova n. 6 - 20/5/2006

Testo n. 0 - Cognome e Nome:

UNIVERSIT `A DEGLI STUDI DI PISA - FACOLT `A DI INGEGNERIA INGEGNERIA AEROSPAZIALE: CORSO DI FISICA E ELETTRONICA

Prova n. 6 - 20/5/2006

1) Il circuito di figura rappresenta un circuito combinatorio che prende in ingresso due bus a 10 bit, denomi- nati rispettivamente A[9..0] e B[9..0], e pilota in uscita un bus a 10 bit, denominato Y[9..0], realizzando una specifica funzione Y = f(A, B). Il ritardo introdotto da ciascuna porta logica con n input `e pari a n²τ , dove τ = 460 ps. Determinare il valore decimale di f(281, 153), dove gli argomenti sono dati in forma decimale.

A 0 B 182 C 362 D 542 E 722 F 902

2) Nel problema precedente determinare il massimo ritardo, in ns, nel calcolo della funzione f(A, B).

A 0 B 1.04 C 2.84 D 4.64 E 6.44 F 8.24

3) Un ADC a 9 bit e un DAC a 6 bit hanno lo stesso range (intervallo di funzionamento) 0 ≤ V < 1000 mV.

Si supponga che i due dispositivi siano ideali, cio`e che siano rigorosamente lineari e calibrati in modo che la minima tensione corrispondente al conteggio zero sia quella nulla e che la minima tensione di overflow, corrispondente a un conteggio di 2<sup>9</sup> per l’ADC e di 2<sup>6</sup> per il DAC, sia precisamente di 1 volt. I 6 bit pi`u significativi dell’output dell’ADC vengono usati per pilotare il DAC, mantenendo l’ordine di significativit`a.

In input all’ADC si invia una tensione di 570 mV. Determinare la differenza, in mV, tra la tensione di ingresso all’ADC e quella in uscita dal DAC.

A 0 B 2.10 C 3.90 D 5.70 E 7.50 F 9.30

4) Uno shift register `e realizzato collegando in cascata un certo numero di flip-flop di tipo D con clock in comune. Le specifiche dei flip-flop usati garantiscono i seguenti limiti in ps per il tempo di setup τS, per il tempo di hold τ<sub>H</sub> e per il ritardo da clock a output τ<sub>CO</sub>: 388 < τ<sub>S</sub> < 988, 34.4 < τ<sub>H</sub> < 98.2, 44.3 < τ<sub>CO</sub> < 870. Il registro deve funzionare con una frequenza di clock che pu`o raggiungere 857 MHz.

In queste condizioni non tutti i flip-flop garantiscono un corretto funzionamento. Si decide di selezionare i flip-flop utili misurandone solo τ_CO e scartando quelli inadeguati. Qual `e il massimo valore di τ_CO, in ps, al disopra del quale i flip-flop vanno scartati?

A 0 B 179 C 359 D 539 E 719 F 899

5) Nel caso del problema precedente, qual `e il minimo valore di τ_CO, in ps, sotto il quale i flip-flop vanno scartati?

A 0 B 26.2 C 44.2 D 62.2 E 80.2 F 98.2

6) Si desidera realizzare un demultiplexer a 5 bit e 2 posizioni usando una ROM da 1024 × 1024 bit. A tale scopo si identifica il bit di indirizzo pi`u significativo ADD[9] con il bit di controllo del demultiplexer. I 5 bit di indirizzo meno significativi ADD[4:0] si identificano col bus di ingresso del demultiplexer, conservando l’ordine dei bit. I rimanenti bit di indirizzo ADD[8:5] restano inutilizzati e vengono collegati a massa che rappresenta il valore logico 0. I 5 bit meno significativi dell’output della ROM DATA[4:0] vengono identificati coi bit, nello stesso ordine, del primo bus di uscita del demultiplexer, che viene selezionato quando il controllo

`

e al valore logico 0. I 5 bit pi`u significativi dell’output della ROM DATA[9:5] vengono identificati coi bit, sempre nello stesso ordine, del secondo bus di uscita del demultiplexer, selezionato quando il controllo `e al valore logico 1. Le specifiche del demultiplexer prevedono che quando un bus di output non sia selezionato dal controllo abbia tutti i bit al valore logico 0. Determinare quale deve essere il contenuto della ROM, in forma decimale, all’indirizzo 541, dato anch’esso in forma decimale.

A 0 B 208 C 388 D 568 E 748 F 928

7) Il circuito di figura rappresenta un semplice trigger di Schmitt. V_CC = 7.95 V, R_A= 16.6 Ω, R_B = 750 Ω, RC = 687 Ω. Determinare la tensione di soglia, in volt, che determina lo scatto in corrispondenza di un fronte di salita positivo del segnale Vs.

A 0 B 2.00 C 3.80 D 5.60 E 7.40 F 9.20

8) Nel circuito di figura gli amplificatori operazionali sono ideali e saturano ai rispettivi valori di alimen- tazione. R = 69.8 Ω, C = 77.0 nF, V₀ = 5.63 V. Determinare la frequenza del segnale di uscita in kHz.

A 0 B 204 C 384 D 564 E 744 F 924

Testo n. 0

B₀ A₁ B₁ A₂ B₂ A₃ B₃ B₄ A₄ B₅ A₅ A₆ B₆ A₇ B₇ B₈ A₈

B₈ B₉ A₉

A₀ Y₀

Y₁ Y₂ Y₃

Y₄ Y₅

Y₆

Y₈ Y₉ Y₇

-

+ V_s

V_CC

-V_CC

V_out R_A

R_B

R_C

-

+ 2V₀

-2V₀

-

+ V₀

-V₀ R R

R

C

V_out

FISICA E ELETTRONICA Prova n. 6 - 20/5/2006

FIGURA 1

FIGURA 7

FIGURA 8