Testo n. 0 - Cognome e Nome:
UNIVERSIT `A DEGLI STUDI DI PISA - FACOLT `A DI INGEGNERIA INGEGNERIA AEROSPAZIALE: CORSO DI FISICA E ELETTRONICA
Prova n. 6 - 26/05/2007
1) Nel circuito di figura l’amplificatore operazionale ideale `e alimentato con tensioni ±VCC, con VCC = 7.77 V. R1 = R2 = R3 = R4 = 80.2 kΩ. Inizialmente l’interruttore `e aperto e Vs = 2 V. Determinare la potenza, in mW, dissipata in R1.
A 0 B 0.188 C 0.368 D 0.548 E 0.728 F 0.908
2) Nel caso del problema precedente (1) a un certo istante si chiude l’interruttore. Si supponga che il carico Z sia tale da mantenere l’amplificatore operazionale, almeno inizialmente, in zona lineare; in questa ipotesi determinare il rapporto tra la potenza dissipata in R1 e quella dissipata in R3.
A 0 B 1.00 C 2.80 D 4.60 E 6.40 F 8.20
3) Nel caso del problema precedente (2) determinare la corrente di uscita Iout in µA.
A 0 B −24.9 C −42.9 D −60.9 E −78.9 F −96.9
4) Nel caso del problema (2) si supponga anche che il carico sia dato da un condensatore di capacit`a 112 µF inizialmente scarico. Determinare dopo quanto tempo, in secondi, dalla chiusura dell’interruttore l’amplificatore operazionale entra in saturazione.
A 0 B 13.0 C 31.0 D 49.0 E 67.0 F 85.0
5) La figura rappresenta il diagramma di stato di una macchina sincrona a stati finiti. I segnali di ingresso alla macchina sono A, B e C, dove C `e un bus a 10 bit. Il bus di output, pure a 10 bit, `e OUT.
Il numero in alto all’interno di ciascun ovale rappresenta l’identificatore dello stato. L’output della macchina in tale stato `e espresso, nell’ovale, in termini delle funzioni aritmetiche somma, differenza e prodotto. Le condizioni di salto tra stati sono sinteticamente indicate accanto a ciascuna freccia (o arco) con notazione booleana.
Le forme d’onda di input sono schematizzate nella stessa figura, dove `e in particolare indicato che il bus C di input assume in sequenza i valori: xa= 565, xb = 980 e xc = 809.
Inizialmente la macchina si trova nello stato ”0”. Determinare l’output OUT della macchina dopo quattro cicli completi di clock (istante indicato da una freccia nello schema delle forme d’onda).
A 0 B 269 C 449 D 629 E 809 F 989
6) Si desidera realizzare il circuito di figura mediante una ROM 16 × 4 bit. Si fissa la corrispondenza fra gli input del circuito e i bit di indirizzo della ROM come segue: ADD0 = A, ADD1 = B, ADD2 = C, ADD3 = D. La corrispondenza fra output del circuito e bit di dati della ROM `e semplicemente: DATAi= Yi. Determinare, in cifra esadecimale, il contenuto della ROM all’indirizzo 5. (Nota: il numero decimale indicato accanto a ciascuna lettera non ha significato.)
A 0 B 123 C 303 D 483 E 663 F 843
7) Si consideri il generatore di forme d’onda di figura. Il clock ha una frequenza di 7.02 MHz. Il circuito viene inizializzato inviando un impulso positivo sulla linea START. Determinare il periodo, in ns, dell’uscita OUT.
A 0 B 210 C 390 D 570 E 750 F 930
8) Si esamini il circuito di figura, dotato di 4 terminali: IN1, IN2, IN3 e OUT. Il ritardo tra input e output di ciascuna porta `e di 8.52 ns. Sulla base della sua funzione, si determini di quale circuito si tratta:
A) un flip-flop di tipo T;
B) un flip-flop di tipo J-K;
C) un flip-flop di tipo Set-Reset;
D) un flip-flop di tipo D;
E) un latch trasparente;
F) un contatore.
A 0 B 210 C 390 D 570 E 750 F 930
9) Nel circuito di figura il clock CLK `e un’onda quadra simmetrica che inizia dallo stato ”0”. RST costi- tuisce invece un iniziale impulso positivo a cavallo del primo fronte positivo di CLK. Determinare, in cifra esadecimale, l’output Y del circuito dopo n cicli completi di clock (come indicato da una freccia nel grafico delle forme d’onda), dove n = 135. (Nota: il numero decimale indicato accanto a ciascuna lettera non ha significato.)
A 0 B 160 C 340 D 520 E 700 F 880
10) Nel caso del circuito precedente (9) i tempi caratteristici sono:
tempo di setup di un flip-flop - τS = 0.627 ns, tempo di hold di un flip-flop - τH = 0.905 ns,
ritardo da clock-up a output di un flip-flop - τCO= 2.40 ns, ritardo da input a output di una porta OR - τD = 2.18 ns.
Determinare la massima frequenza di funzionamento, in MHz, per il clock CLK.
A 0 B 105 C 285 D 465 E 645 F 825
Testo n. 0
FISICA E ELETTRONICA Prova n. 6 - 26/5/2007
1 0
Y
1 0
Y
1 0
Y
1 0
Y Y0
Y1
Y2
Y3 A
B C D
FIGURA 6 FIGURA 5
xb
1 2 3 4 CLK
A B
C9..0 xa xc
OUT = A*C + A*(C-180) + 180
3 OUT = C-180
0
OUT = 0 1 A
A B
A+B B
A+B B A B
A B A B
OUT = A*C 2
-
+
Vout
Z Vs
R1 R2
R3
R4
FIGURA 1 Iout
Q T
R
Y0 Y1 Y2 Y3
CLK
Q T
R
Q T
R
Q T
R RST
1 2 3 4 n-3 n-2 n-1 n CLK
FIGURA 9 RST
FISICA E ELETTRONICA Prova n. 6 - 26/5/2007
Q
T OUT
IN1 IN2 IN3
FIGURA 8
Q DR
Q D
S
Q D
S
Q DR
Q DR
Q D
S
Q D
S
Q DR
OUT START
CLK
FIGURA 7
