Dead Zones

Prendiamo un segnale u continuo molto piccolo e positivo e mettiamolo in ingresso a un modulatore del primo ordine. Per il momento ipotizziamo di avere un amplicatore con guadagno innito. Utilizzando la (1.40) andiamo a scrivere la sequenza dei primi campioni che arrivano in ingresso al com- paratore partendo da y(0) = 0 (per semplicità ipotizziamo ancora una volta che ogni segnale sia normalizzato rispetto alla VREF del sistema).

y(1) = y(0) + u − sgn(y(0)) = u − 1 < 0 y(2) = u − 1 + u + 1 = 2u > 0

y(3) = 2u + u − 1 = 3u − 1 < 0 ....

Possiamo esprimere questo andamento (che è vero almeno per i primi cicli) in questo modo:

y(k) = (

ku se k è pari

ku − 1 se k è dispari (1.45) L'uscita del comparatore varia da +1 a −1 ad ogni ciclo, ma questa alter- nanza prima o poi deve nire e dovranno comparire due +1 consecutivi e ciò avverrà quando ku − 1 ≥ 0. La frequenza di questo evento dipende prorpio

Capitolo 1 Introduzione ai Convertitori AD ∆Σ Page 27 dal valore di u.

A questo punto abbandoniamo l'ipotesi di guadagno innito dell'amplica- tore operazionale. La (1.40) può essere riscritta così

y(n) = α · y(n − 1) + u(n) − sgn(α · y(n − 1)) (1.46) dove α è il parametro denito in precedenza in funzione di A0. Partendo

ancora da y(0) = 0 la sequenza dei campioni è ora fatta in questo modo: y(1) = αy(0) + u − sgn(y(0)) = u − 1 < 0

y(2) = αu − α + u + 1 = (1 + α)u + (1 − α) > 0

y(3) = α(1 + α)u + α(1 − α) + u − 1 = (1 + α + α2)u − (1 − α + α2) < 0 ....

La sequenza è cambiata, ma è sempre esprimibile analiticamente in questo modo: y(k) = k−1 X i=0 αiu + (−1)k k−1 X i=0 (−α)i (1.47)

La condizione per cui l'alternanza di -1 e +1 si arresta è la stessa di prima, questo signica che per un certo valore di k dispari la prima sommatoria dell'espressione deve essere maggiore della seconda. Per studiare questo caso mettiamoci nella condizione di k → ∞, per cui possiamo risolvere le serie geometriche e anché il risultato sia maggiore di zero deve valere:

u 1 − α > 1 1 + α segue che u = 1 − α 1 + α = 1 2A0− 1 ≈ 1 2A0 (1.48) Il risultato sopra è molto importante: per eetto del guadagno nito del- l'amplicatore non è possibile convertire valori di ingresso costanti minori di

1

2A0 (notare che ciò accade anche nell'ipotesi che il comparatore abbia isteresi

nulla). Un modulatore del secondo ordine è più robusto rispetto alle dead zones, si può trovare infatti una relazione molto simile a quella sopra, ma dipendente da 1/A2

0.

Quando si va a progettare un convertitore delta-sigma, le dead zones sono sempre una problematica da tenere sott'occhio, in quanto la trattazione fatta sopra è solo indicativa, non abbiamo tenuto conto di molte altre non idealità. Quello che si cerca di fare è mantenere sempre l'entità delle dead zones sotto un LSB, in modo che al ne di ottenere una buona risoluzione siano poco rilevanti.

Capitolo 2

Progetto System-Level del

Convertitore AD ∆Σ

In generale, quando si vuole realizzare un sistema elettronico è sempre im- portante avere un punto di partenza dettato dalle prestazioni desiderate. Nel caso di un convertitore delta-sigma questo passo, che si indica con proget- tazione ad alto livello, è assolutamente fondamentale. In questo capitolo parleremo delle speciche (risoluzione, velocità, complessità circuitale) che il nostro convertitore deve raggiungere e mostreremo come queste inuiscano sul tipo e sull'hihitettura del modulatore e del ltro digitale che andremo a progettare.

2.1 Speciche per la Lettura di Sensori

Integrati

L'applicazione principale in cui dovrà lavorare il nostro convertitore delta- sigma è la misura di impedenziometria per la lettura di sensori. Il sensore (DUT), opportunamente polarizzato da una tensione DC, viene stimolato con un segnale sinusoidale di ampiezza nota e a frequenza variabile dipendente da ciò che desideriamo misurare. Per estrapolare il valore dell'impedenza data dal sensore (che contiene l'informazione sulla grandezza sica che il senso- re deve estrapolare) viene eettua una demodulazione in fase e quadratura al variare della frequenza di stimolo così da ottenere la componente reale e immaginaria dell'impedenza del DUT. La demodulazione consiste in una moltiplicazione per un seno o per un coseno, come sappiamo questa opera- zione introduce una componente in continua e una componente a frequenza doppia di quella del segnale sinusoidale di stimolo che dovrà essere ltrata da un ltro passa basso. Per evitare l'eccessiva complessità circuitale introdot-

Capitolo 2 Progetto System-Level del Convertitore AD ∆Σ Page 29 ta dalla cella di Gilbert (circuito che implementa la moltiplicazione) si può demodulare moltiplicando, invece che per un seno o un coseno, per un'onda quadra. Ciò è molto vantaggioso perché eettuabile con una semplice matri- ce di switch, con lo svantaggio che oltre alla componente utile a frequenza nulla introduciamo altre componenti armoniche a frequenze multiple della fondamentale. Il segnale ottenuto deve essere convertito in digitale per poter essere elaborato e qui possiamo capire il primo grande vantaggio che ottenia- mo utilizzando un convertitore delta-sigma: l'operazione di ltraggio passa basso necessaria all'operazione di demodulazione in fase e quadratura può essere svolta dal ltro CIC presente già nel convertitore. Il ltro CIC del convertitore, infatti, presenta nulli a multipli della frequenza di Nyquist (il doppio della banda del segnale) che noi faremo coincidere con la frequenza del segnale sinusoidale di stimolo.

Figura 2.1: Schema di un sistema per misure di impedenziometria

Figura (2.1) mostra il sistema per misure di impedenziomentria di cui ab- biamo appena parlato. Inoltre generalmente prima che il segnale entri nel convertitore viene amplicato preventivamente da un amplicatore da stru- mentazione con conseguenza che il segnale che arriva in ingresso al converti- tore avrà delle componenti fuori banda, dette di oset ripple, a multipli della frequenza di chopper dell'amplicatore da strumentazione, nell'eventualità, molto frequente, che l'amplicatore da strumentazione sia sottoposto a mo- dulazione chopper per ridurre il suo oset e rumore a bassa frequenza. A dierenza però del problema che nasce dalle misure di impedenziometria, queste componenti di disturbo sono ad una frequenza nota. Basta quindi impostare una frequenza di campionamento e un OSR in modo che i nulli del ltro CIC coincidano.

A questo punto possiamo chiederci: dal momento che abbiamo una sezione digitale nel nostro convertitore, perché non fare l'operazione di demodulazio-

Capitolo 2 Progetto System-Level del Convertitore AD ∆Σ Page 30 ne dopo la conversione e prima del ltraggio? Se in ingresso al modulatore delta-sigma mandiamo direttamente l'onda sinusoidale dal DUT (amplicata dall'amplicatore da strumentazione) in uscita otteniamo la codica digitale della sinusoide che invece di essere ltrata immediatamente dal CIC subisce l'operazione di demodulazione in fase o in quadratura. In questo modo in uscita dal CIC (e quindi in uscita dal convertitore) otteniamo ancora il valor medio dell'onda demodulata che ci interessava. L'obbiettivo di questo lavoro di tesi è sviluppare un convertitore in grado di fare esattamente quanto ap- pena detto: fare misure di impedenziomentria demodulando digitalmente il segnale di stimolo una volta passato dal DUT.

Il vantaggio principale di fare una cosa nel genere sta nel fatto che una de- modulazione digitale è sicuramente più sicura e robusta di una fatta in modo analogico con degli switch, in quanto il rischio di perdere informazione con deterioramento dell'onda prima della conversione è assente. Inoltre, un de- modulatore digitale occupa sicuramente meno spazio di uno analogico. Noi implementeremo la funzione di demodulazione digitale direttamente nel ltro CIC. In questo capitolo parleremo meglio dei problemi legati a questo modo di fare demodulazione in fase e quadratura e presenteremo una soluzione cir- cuitale che, tra le altre cose, ci permette di attuarlo.

Per quanto riguarda la risoluzione, la specica assegnata è quella di avere per il sistema 20 bit, con una risoluzione eettiva di almeno 18 bit e una fre- quenza di campionamento di almeno 1 MHz, ma con la possibilità di andare a velocità maggiori, anche al prezzo di una risoluzione minore. Inoltre vie- ne richiesto di adottare un'architettura fully-dierential che presenta grandi vantaggi in termini di immunità a disturbi di modo comune, miglior PSRR e dinamica del segnale doppia. La tensione di alimentazione può andare da 1.8 V a 3.3 V e la corrente in ingresso al modulatore è pari a 1 µA.

Le criticità presentate da un convertitore delta-sigma sono notevoli ed è bene sempre eseguire un'analisi ad alto livello di esse, prima di iniziare la proget- tazione transistor level dei circuiti che lo compongono. Inoltre divideremo la progettazione del modulatore da quella del ltro digitale. Per eseguire l'ana- lisi ad alto livello del modulatore ci serviremo principalmente di due tool in ambiente Matlab: delta sigma toolbox e SD toolbox.