Slew Rate Enhancement

Lo slew rate (sR) degli amplicatori utilizzati negli integratori può compro-

mettere le prestazioni dell'intero modulatore. In generale quando applichia- mo un grandino di tensione abbastanza ampio in ingresso a un amplicatore operazionale chiuso ad anello l'uscita evolve inizialmente con una rampa di pendenza pari a sR (fase di slewing) per poi procedere con un andamento

esponenziale. Se il salto è molto grande l'uscita evolve quasi solo in slewing e il tempo necessario per aggiornare correttamente l'uscita (settling time) è pari a ∆VOU T/SRdove ∆VOU T è l'ampiezza del salto della tensione di uscita.

Capitolo 3 Progetto Transistor-Level del Modulatore Page 80 La velocità dell'amplicatore diventa estremamente rivelante per un inte- gratore parasitic insensitive. Per comprendere il problema consideriamo il circuito in Figura (3.21) dove è ragurato lo schema circuitale dell'integra- tore fully dierential parasitic insensitive durante la fase di aggiornamento della tensione di uscita (fase 2 per noi), dunque le capacità di ingresso sono collegate alla tensione di feedback proveniente dai DAC del modulatore. Ipo- tizziamo che sia avvenuta una commutazione delle tensioni Vf b, per cui Vf b+

va dal livello basso di tensione a quello alto, mentre V−

f b ha il comportamento

opposto. Le capacità della rete rispondono al gradino in ingresso con un pic- co di tensione verso l'alto o verso il basso. Le tensioni di uscita presentano l'andamento mostrato in gura, a causa del picco di tensione è necessario un certo tempo di assestamento prima di arrivare al valore corretto dato dalla relazione (3.12). La velocità con cui le tensioni di uscita sono riportate al va- lore corrette dipende dall'amplicatore operazionale. Se l'amplicatore non è abbastanza veloce l'uscita dell'integratore rischia di non raggiungere il valore corretto prima della ne della fase di aggiornamento delle capacità di uscita (di durata pari a mezzo ciclo di clock) e se gli integratori non riescono ad aggiornare l'uscita nel tempo disponibile il convertitore AD può presentare consistenti errori di non linearità.

Figura 3.21: Schema circuitale dell'integratore parasitic insensitive durante fase 2 con variazione delle tensioni di ingresso V+

f b e V − f b

Per incrementare lo slew rate di un amplicatore occorre aumentare le cor- renti di uscita. Per non avere consumi di corrente eccessivi abbiamo deciso di seguire un'altra strada e di utilizzare la tecnica Slew Rate Enhancement (SRE) presentata da Nagaraj in [10]. Per un amplicatore fully dierential questa tecnica può essere realizzata dal circuito ausiliare in Figura (3.22-a) che si attiva automaticamente durante un transitorio della tensione in in- gresso all'amplicatore operazionale. Il modo in cui sono collegate circuito di SRE e amplicatore è mostrato in Figura (3.22-b).

Capitolo 3 Progetto Transistor-Level del Modulatore Page 81

Figura 3.22: schema circuitale per realizzare la tecnica SRE per un amplicatore fully dierential (a) e collegamento tra amplicatore e circuito di SRE (b)

Il circuito è progettato in modo che I1 sia leggermente minore di I2, ma allo

stesso tempo deve valere 2I1 > I2. In condizioni normali Vin+ e V −

in sono allo

stesso potenziale (ipotizzando che la condizione di corto circuito virtuale sia valida), per cui i transistori M1 e M2 portano la corrente I1. Dal momento

che I1 < I2 i transistori M3 e M4 sono forzati a stare in zona triodo, per cui

la tensione sui drain di M1 e M2 è molto alta e prossima a VDD. In queste

condizioni tutti gli altri MOS sono spenti e in uscita dal circuito non c'è nes- suna corrente. Ipotizziamo adesso che l'amplicatore entri in fase di slewing, il che signica che abbiamo uno sbilanciamento delle tensioni in ingresso al circuito di SRE. Nel caso in cui V+

in > V −

in, per eetto della coppia dieren-

ziale di ingresso M1 è forzato a portare più corrente e questo spinge M3 a

uscire dalla regione di funzionamento triodo. In queste condizioni la tensione sul drain di M1 si abbassa notevolmente causando l'accensione di M6 e M7.

La corrente I+

OU T cresce per eetto di M6, mentre IOU T− diminuisce (per il

verso di riferimento in gura assume valore negativo), quindi la corrente dif- ferenziale IOU T = IOU T+ − I

−

OU T è ora maggiore di zero. Questa corrente è in

parallelo a quella fornita dall'amplicatore operazionale, per cui, agli eetti esterni, è come se lo slew rate dell'amplicatore avesse subito un incremento e l'intervallo di tempo della fase di slewing è stato ridotto senza aumentare il consumo di potenza statica dell'amplicatore. In verità, l'introduzione del circuito di SRE comporta chiaramente un consumo maggiore di corrente, ma in quantità limitata rispetto a quello dell'amplicatore operazionale del pri- mo integratore.

Questa soluzione circuitale presenta alcuni svantaggi. Quando le tensioni di ingresso sono sbilanciate la velocità con cui le correnti I+

OU T e I −

OU T variano

è diversa; nel caso sopra, prima di avere eetti su I−

Capitolo 3 Progetto Transistor-Level del Modulatore Page 82 l'accensione dello specchio di corrente realizzato con M9 e M10, mentre que-

sto ritardo non è presente per I+

OU T. In questo modo le tensioni di uscita

dell'amplicatore operazionale V+

o e Vo− variano con velocità diverse e que-

sto può sbilanciare pericolosamente il modo comune di uscita. Per risolvere questo problema abbiamo modicato il circuito di SRE nel modo presentato in Figura (3.23). Le due coppie dierenziali lavorano in parallelo, quando V_in+ > V_in− la coppia n incrementa I_{OU T}+ , mentre la coppia p decrementa I_{OU T}− e il numero di transistori da accendere è il medesimo nei due casi. Il guada- gno ks degli specchi è pari a 32.

Figura 3.23: Circuito di SER a doppia coppia dierential con capacità a ponte

La capacità a ponte delle due coppie dierenziali permette di avere un au- mento di corrente ancora più grande. In condizioni di riposo, sulla capacità c'è una certa caduta di tensione, ma nessun passaggio di corrente, questo a causa delle due coppie dierenziali. Quando avviene uno sbilanciamento delle tensioni di ingresso la capacità si scarica velocemente rilasciando una grande quantità di corrente (quanto grande dipende dalle dimensioni del con- densatore) nel verso indicato in gura e in questo modo la corrente entrante negli specchi collegati alle due uscite è maggiore. Possono emergere proble- mi se la fase di caricamento della capacità, successiva al rilascio di corrente, avviene quando l'aggiornamento della tensione di uscita non è ancora stato ultimato. Se il condensatore si carica tende a sottrarre una certa aliquota di corrente ai MOS della coppia dierenziale, quindi l'andamento della tensione di uscita dell'amplicatore può apparire molto rapido inizialmente, per poi rallentare gradualmente. Un corretto dimensionamento può correggere tutti questi problemi.

Capitolo 3 Progetto Transistor-Level del Modulatore Page 83 Abbiamo implementato il circuito di SRE per l'amplicatore operazionale di entrambi gli integratori con le correnti mostrate nella tabella sotto. Il primo integratore subisce salti di tensione di ingresso maggiori del secondo inte- gratore, per questo motivo le correnti erogate dal circuito di SRE del primo integratore sono maggiori.

Correnti circuito di SRE

I1 [µA] I2 [µA]

SRE integratore uno 2 3 SRE integratore due 0.5 0.75

Tabella 3.6: Valore correnti dei circuiti di SRE dei due integratori