Appendice 1
92
APPENDICE 1
Un clock ideale con duty cicle pari al 50% è rappresentato in figura 1, ed è espresso dalla relazione (a) :
Figura 1 : Esempio di clock ideale
(a) Un’ onda quadra reale ,invece, può essere caratterizzata come in figura 2
Figura 2 : onda quadra reale
ed espressa per mezzo di un numero finito di armoniche.
Dal momento che un segnale affetto da jitter può essere considerato come una forma d’onda traslata nel tempo dall’accumularsi del timing jitter , il rumore di fase del clock può essere espresso dalla (b) e dalla (c), notando che tutte le armoniche possiedono il medesimo accumulo di timing jitter .
Appendice 1 93