Il processamento dei segnali, signal processing, richiede dei convertitori A/D e D/A sempre piu’ precisi, il che significa con una risoluzione sempre maggiore. Man mano che la
risoluzione si avvicina al limite del noise del convertitore, la utilita’ del bit meno significativo diventa questionabile poiche’ la probabilita’ di errore del bit aumenta. La effettiva risoluzione del bit meno significativo e’ determinata sia da noise di interferenza tra gli elementi del sistema che dal noise intrinseco del convertitore.
Il noise dovuto a interferenza tra elementi del sistema si puo’ eliminare con opportuni accorgimenti, come una corretta messa a terra, uno schermo e.m., un corretto layout. Ad un certo punto pero’ il noise dominante sara’ quello del convertitore stesso. La riduzione di questo noise richiederebbe che il convertitore operasse a basse temperature, che non sempre e’ possibile, oppure disegnare il convertitore ottimizzando gli elementi in modo da farlo laviorare a valori di tensione ottimizzati per il noise minimo. Mancano pero’ modelli generali per convertitori completi. Qui si vuole introdurre un metodo di analisi del rumore per identificare le sorgenti di rumore dominati nei convertitori A/D e D/C. Si adottera’ il tipo di convertitore D/A a scala di tensione R-2R e il flash A/D come elementi di analisi.
10.1 Convertitori D/A a rete di resistenze
Nelle figure seguenti sono schematizzati due tipi di convertitori A/D che usano rispettivamente, una rete R-2R e una rete pesata binaria. L’analisi puo’ partire
inizialmente dalla sola rete di resistori e trascurare la sorgente di noise dell’amplificatore e della resistenza di feedback nel tipo a pesi binari.
Il metodo consiste nel mettere a terra i terminali di input dei bit ed aggiungere una sorgente di tensione di rumore termico in serie con la resistenza. Sappiamo che la densita’
spettrale della tensione di noise vale per ciascuna resistenza p(4kT R), e il noise quadratico equivalente di output, EnA2 , si ricava sommando tutti i contributi al noise delle singole resistenze valutati secondo l’appropriato divisore di tensione corrispondente a ciascuna resistenza.
La densita’ spettrale EnA2 della rete R − 2R, vedi figura , e’ indipendente dal numero di bit, N, ed ha un valore di 4kTR, mentre per la rete binaria pesata esso vale:
EnA2 = 4kT R
(1 + [2N −12N −1−1] (94)
Come N cresce, EnA2 tende rapidamente al valore di 2kTR. Per N = 6 questa approssimazione risulta in un errore di EnA2 pari a 1.4%.
10.2 Analisi del noise dei circuiti D/A
I circuiti D/A impiegano differenti modi di connessione con l’amplificatore, ma il modello che si puo’ adottare e’ abbastanza generale da adattarsi alle diverse topologie. Il modello prevede che il noise dell’amplificatore sia costituito da una sorgente di tensione di noise En
in serie con l’input non invertente ed una sorgente di corrente In localizzata tra i due terminali di input dell’amplificatore, come si usa normalmente per modellare il noise di un amplificatore. Entrambi En e In possono essere modellati con uno spettro di noise piatto, o noise 1/f o una combinazione dei due con una parte dello spettro piatto per frequenze sopra il noise corner,fnc, e uno spettro caratteristico 1/f per frequenze inferiori alla frequenza di noise corner, fnc.
Il contributo ad Eno2 da ciascuna sorgente di noise si ottiene sommando le tensioni
quadratiche medie di noise moltiplicate per il fattore di guadagno di tensione al quadrato.
Il contributo di In a Eno2 e’ calcolato quadrando In moltiplicata per il quadrato della resistenza equivalente di sorgente vista da In e poi moltiplicata per il quadrato del guadagno di tensione non invertente del circuito.
Per es., se si considera la rete R-2R con Amp. non invertente, ( figura precedente, c), la rete di resistenze ha una resistenza equivalente Req uguale a R, se vista all’indietro nella rete. La rete introduce anche un Bit Factor(BF) che e’ il guadagno in tensione della rete se tutti gli inputs sono connessi allo stesso momento.Il Bit Factor e’ dato da
BF = (2N − 1)/NN ed e’ circa uguale a uno. Ignorando la resistenza di input e output del modello di OpAmp utilizzato, gli altri elementi del circuito contribuiscono nel seguente modo ad Eno, in unita’ di V2/Hz:
Rete R-2R:
4kT Req(BF )2[ RA RA+ Req
]2[RF + RI RI
]2 (95)
En:
En2[RF + RI RI
]2 (96)
RA:
4kT RA (97)
RI:
4kT RI[RF
RI
]2 (98)
RF:
4kT RF (99)
In:
In2[ RAReq
RA+ Req
+ RFRIRF + RI]2[RF + RI
RI
]2 (100)
Nelle tabelle successive sono elencati i fattori di moltiplicazione per ciascun contributo di sorgenti di rumore a Eno2 e a Eni2 nelle quattro topologie illustrate come pure i bit factor e le Req. Eni e’ una sorgente di noise equivalente localizzata all’input alla rete di resistori e il valore di Eni2 e’ uguale a Eno2 diviso dal quadrato di guadagno di tensione.
L’analisi e’ semplificata considerando che per un input digitale uguale per tutte e quattro le topologie anche gli output analogici debbono essere uguali tra di loro. Quindi si fanno queste assunzioni:
BF = 1, RF = RI = RA= R per la rete R-2R, RF = Req = R/2 per la rete pesata Con queste assunzioni la funzione di trasferimento da Eni a Eno, diventa uguale uno per tutte e quattro le topologie, cosi’ Eni2 = Eno2 . Tenuto conto che per una rete R − 2R la resistenza equivalente, guardando indietro, e’ tale per cui Req = R, nel caso di rete non pesata, mentre e’ Req = R/2 nel caso di rete pesata, da un’analisi circuitale della rete si ricavano le seguenti espressioni per Eno, ricordando che Et2 vale 4kTR in V2/Hz
1. R-2R con un voltage follower
Eno2 = En2+ Et2+ In2R2 (101)
1. R-2R con un amplificatore invertente
Eno2 = 4En2+ 2Et2+ In2R2 (102)
1. R-2R con un amplificatore non invertente
Eno2 = 4En2 + 4Et2+ 4In2R2 (103)
1. R-2R con pesi binari e amplificatore invertente
Eno2 = 4En2+ 3/2Et2+ 1/4In2R2 (104)
Per ottenere queste espressioni si sono fatte inoltre le seguenti assunzioni e cioe’ che la rete R-2R fosse la stessa che la rete di feedback avesse resistenze di ugual valore. Con queste assunzioni si verifica che il guadagno di sistema e’ unitario per tutte e quattro le
configurazioni, per cui Eno2 = Eni2 . Et2 = 4kT R in Volt per Hertz.
Le equazioni mostrano che la rete R − 2R con un voltage follower e’ quella col noise minore, mentre quella con noise maggiore e’ quella con configurazione dell’amplificatore non invertente. La topologia voltage follower produce meno noise non solo perche’ in sostanza ha meno componenti resistivi attorno all’amplificatore, ma anche perche’ il suo guadagno non invertente in output e’ unitario. Cosi’ non ci sono termini moltiplicativi per En e In che contribuiscono a Eno2 come negli altri casi. Le equazioni mostrano anche che se il noise dell’amplificatore e’ dovuto principalmente alla componente di corrente In allora la topologia con la rete pesata binaria potrebbe avere noise inferiore dovuto al fatto che il termine di corrente e’ diviso per 4.
10.3 Il noise in un convertitore flash A/D
Nel convertitore flash A/D della figura seguente ogni nodo del circuito e’ etichettato, cosi’
m indica l’m-esimo nodo della rete.
In un convertitore flash A/D, una tensione di riferimento Vref e’ divisa in tante tensioni ugualmente spaziate di un ∆V , ognuna delle quali e’ input ad un comparatore. La tensione analogica di input e’ confrontata contemporaneamente con le n tensioni di soglia. Il noise della tensione di riferimento e le sorgenti di noise del comparatore mostrano noise di tensione e di corrente con un spettro tipico di noise ”bianco” per frequenze al di sopra del noise corner Fnc ed uno spettro compatibile con un noise 1/f per frequenze al di sotto di fnc. Le resistenze nel divisore generano noise termico come pure noise in excess con uno spettro 1/f . Ci sara’ un errore di un bit se la somma del noise istantaneo e la tensione danalogica di input eccedono l’intervallo di quantizzazione in cui l’input analogico e’
confrontato.
E’ possibile includere un contributo al noise totale da parte dell’encoder digitale, EDN L, aggiungendo un’altra sorgente di noise il cui valore corrisponde al noise dell’encoder
all’output del comparatore che interessa moltiplicato del guadagno inverso del
comparatore. Poiche ’ questo guadagno e’ abbastanza piccolo, la EDN L e’ inifluente nel determinare se un comparatore sbaglia in una decisione, per cui si trascura del tutto il contributo del noise dell’encoder. Questo potrebbe diventare importante all’output del convertitore se eccedesse il noise margin della circuiteria del decoder.
Il noise generato da un comparatore che opera nella sua regione di transizione e’ modellato nello stesso modo di un amplificatore, con En e In. Il noise all’input di ogni comparatore prende contributi dalla sorgente di noise sua medesima, En, da tutte le sorgenti In degli altri comparatori, da ciascuna resistenza nel divisore e dalla tensione di riferimento. le sorgenti En degli altri comparatori non contribuiscono al noise equivalente in input al comparatore in questione a causa della alta impedenza dei comparatori associati a quelle sorgenti di noise, in pratica questi contributi En dagli altri comparatori contribuiscono per la parte partita dalla alta impedenza di ingresso degli Amp. per cui e’ trascurabile.
Da quanto detto, intendendo con m il nodo m-esimo all’input del m-esimo comparatore , si ricava l’espressione di Enim2 , la tensione di noise quadratica all’ingresso dell’m-esimo
comparatore, che risulta complessa per tutti i termini di somma su tutti i contributi.
Enim2 = [Enm2 + Enm2 (fncE)
Etm2 e Eexm2 sono il contributo al noise totale al m-esimo nodo causato dal noise termico e dalla corrente di noise del resistore rispettivamente. Le equazioni che descrrivono questi termini sono le seguenti:
dove Et2 e’ il noise termico di un singolo resistore e Eex2 e’ il noise in excess di un singolo resistore nella rete di partizione. La Em2(Inj) e’ il noise quadratico al nodo m-esimo causato dalla j-esima sorgente di corrente di In il cui contributo puo’ essere espresso come:
Em2(Inj) = [Ej2(Inj)](m
j )2sem ≤ j (108)
oppure
Em2(Inj) = [Ej2(Inj)](2N − m
2N − j )2sem ≥ j (109)
La Ej2(Inj) e’ il noise al nodo j-esimo causato dalla j-esima sorgente di corrente In ed e’
uguale a :
Ej2(Inj) = [j(2N − j)R
2N ]2[Inj2 +Inj2 (fncI)
f ] (110)
E’ importante rilevare che ugualmente la espresione per Enim2 ricalca in sostanza la
espressione generica di noise equivalente in input per una catena resistiva accoppiata ad un
amplificatore. Determinare quale comparatore ha il maggiore contributo di noise al suo input e’ abbastanza complicato ( per fortuna c’e’ SPICE ad aiutare ), quello che si puo’
dire e’ che la tensione di riferimento Vref contribuisce per la maggior parte del noise di input al comparatore piu’ significativo, al top, cioe’ al 2N − 1-esimo. Tutte le altre sorgenti di noise contribuiscono maggiormente al comparatore di mezzo, mediano, il 2N −1-esimo.
10.4 Convertire il noise analogico in errori di bit
L’analisi degli effetti del noise sulla accuratezza della conversione A/D e’ di tipo probabilistica, ( Gordon , 1974), basata su un modello di convertitore di un singolo comparatore ed una sorgente di noise equivalente all’input del comparatore. L’azione del comparatore in presenza del noise determina alla fine se vi sara’ un errore o non nella codifica del bit. Il modello di Gordon prevede di modellare tutte le sorgenti di noise del convertitore con una sorgente di noise equivalente all’input del comparatore. Prima pero’ e’
necessario determinare un valore realistico per la sorgente di noise equivalente, σ, dalla topologia del circuito o del dispositivo da usare nell’analisi. L’analisi parte dall’idea di ridurre concettualmente un convertitore ad un singolo comparatore e poi calcolare la probabilita’ che il comparatore prendera’ una decisione sbagliata in presenza di noise, data una certa grandezza dell’intervallo quantico di campionamento (un LSB di un convertitore ) e del livello del noise con rms σ.Tutte le sorgenti di rumore all’interno del convertitore sono modellate quindi come una unica sorgente di noise equivalente all’input del
comparatore che si somma al segnale di input. Il noise e’ assunto avere una distribuzione (pdf) gaussiana. L’input di riferimento al comparatore e’ considerato noise free e costante.
Se il segnale di tensione di input e’ costretto sempre ad essere centrato all’interno
dell’intervallo di quantizzazione, allora la probabilita’ di un errore da parte del comparatore e’ determinata soltanto dal rapporto dell’intervallo di quantizzazione al livello del noise.
Tre possibili casi sono illustrati nella figura seguente, nel primo al segnale sono sommati
±3σ di noise e si vede chiaramente che il segnale di input rimane all’interno dell’intervallo di quantizzazione, nel secondo il segnale di input esce dai bordi di un intervallo di quantizzazione, mentre nel terzo caso il segnale si sovrappone a piu’ di due intervalli di quantizzazione. E’ facile a questo punto valutare la probabilita’ di errore da parte del comparatore: nel primo caso non ci sara’ errore poiche’ il segnale rimane all’interno completamente, nel secondo e terzo caso ci sara’ una certa probabilita’ che l’intervallo quantico di campionamento sia superato quando il noise e’ aggiunto al segnale. La
probabilita’ che cio’ accada e’ pari all’area tratteggiata totale sottesa alla gaussiana che si estende oltre l’intervallo centrale di quantizzazione. Se il rapporto di σ alla larghezza dell’intervallo di quantizzazione e’ grande , vedi fig. (c), potrebbe capitare che piu’ di un comparatore, nella stringa dei comparatori, sia portato a sbagliare; questa probabilita’ e’ la somma delle aree piu’ scure, mentre la somma delle aree piu’ chiare fornisce la probabilita’
che un solo comparatore commetta uno sbaglio.
Nei flash A/D questa analisi probabilistica si adatta a tutti i comparatori e al loro intervallo di quantizzazione. Il noise puo’ produrre uno tra due tipi di errori. Il primo capita quando il segnale piu’ noise eccede il limite superiore dell’intervallo di
quantizzazione dell’m-esimo comparatore, allora l’m-esimo comparatore decide
correttamente mentre quelli di ordine superiore saranno portatati a sbagliare producendo un logico 1. Se il segnale di input sommato al noise eccede il limite inferiore del l’m-esimo comparatore, questo generera’ sbagliando un logico zero e dipendendo dal livello di noise uno o piu’ comparatori, m-1, m-2, saranno portati a sbagliare.
Il caso quando il segnale di input non e’ piu’ costretto ad essere centrato nell’intervallo aggiunge generalita’ all’analisi. Il segnale puo’ essere spostato dal centro di una quantita’
E, dove E e’ definito essere corrispondente a meno di 1/2 LSB in grandezza. Le figure seguenti presentano il caso di E rispettivamente uguale a +1/4 LSB e -1/4 LSB.
La figura mostra come uno spostamento del segnale di input dal centro dell’intervallo di quantizzazione ridurra’ la probabilita’ di uno dei tipi di errore mentre aumentera’ la probabilita’dell’altro tipo di errore. Di nuovo la probabilita’ che un errore o l’altro capiti sara’ data dalla somma delle aree tratteggiate. Per ogni spostamento ci sara’ una
probabilita’ diversa. Questa si puo’ calcolare con l’integrale PE =
Z +(LSB/2)
−(LSB/2) P (X|E)P (E)dE (111)
essendo PE la probabilita’ di un bit error, P (E)dE la probabilita’ che l’input analogico sia spostato dal centro dell’intervallo di quantizzazione di una quantita’ compresa tra E e E + dE, e P (X|E) e’ la probabilita’ che il noise gaussiano P (X) eccedera’ l’intervallo di quantizzazione quando e’ sovrapposto centrato sull’input analogico in E.
Poiche’ il noise piu’ grande e’ tipicamente associato al comparatore top, 2N − 1-esimo, la probabilita’ maggiore di un errore di bit capita quando la tensione di input analogica, V , e’
nel range tra [Vref(2N − 2)/2N] e [Vref(2N − 1)/2N] dove Vref e’ la tensione di riferimento.
Questi sono i limiti di quantizzazione del comparatore al top, del bit piu’ significativo.
La tabella mostra i valori calcolati con Spice dei contributi al noise totale di input al nodo top di un convertitore A/D a 8 bit. Dai calcoli, ( vedi testo ) risulta, come ci si aspetta, che il noise totale equivalente aumenta all’aumentare del n, di Bit, N, ma la crescita percentuale al crescere di N bit diminuisce. Si vede anche che il contributo maggiore deriva da Vref.
La successiva tabella mostra la massima probabilita’ di errore di un comparatore al top ( la probabilita’ di errore e’ minore negli intervalli di quantizzazione centrali perche’ il noise e’
minore).
Sono mostrati ii valori di probabilita’ per convertitori di 3,5 e 8 bits per una tensione a tutta scala di 5 V e 10 V. con dei parametri di noise ricavati con SPICE ( vedi testo, Sec 11-5). Per un convertitore a 8-bit e 5-Volt full scale la probabilita’ di errore di un
comparatore e’ 100% se l’input analogico puo’ spostarsi a caso all’interno dell’intervallo di quantizzazione ( cioe ±0.5LSB del valore centrale dell’intervallo di quantizzazione). Se l’input analogico e’ costretto a non spostarsi piu’ di ±0.3LSB dal centro dell’intervallo tuttavia la probabilita’ di un errore si riduce a 1 − 2%. Dalla tabella si vede che al
diminuire di N, la probabilita’ di un errore del comparatore diminuisce considerevolmente, cosa bbastanza ovvia.