4.a Montaggio del circuito
Abbiamo montato il circuito come richiesto sulla scheda e seguebdo il disegno ivi riportato. In particolare gli ingressi di preset sono stati collegati al pulsante verso massa e le 4 uscite ai LED. L’ingresso DATA del primo Flip-Flop `e stato collegato a uno dei pin del DIP switch, mentre l’ingresso di CLOCK `e istato collegato all’OUTPUT PULSEdel generatore di frequenze.
Infine, per evitare malfunzionamente tutti gli ingressiCLEAR¯ ePRESET¯ inutilizzati sono stati collegati alla linea di alimentazione (∼ 5 V) attraverso una resistenza di pull-up da ∼ 1 kΩ uguali a quelle del punto 3.
4.b Verifica del funzionamento del circuito
SI osserva che ad ogni colpo del CLOCK il primo LED assume lo stato in cui si `e (manualmente) settato lo switch, mentre tutti gli altri stati traslano verso il basso (il LED 2 assume a t + ∆t lo stato in cui al tempo t si trovava il LED1, il LED 3 assume il valore che prima era del 3 e cos`ı via). In questo modo lo stato rappresentato dal LED 4 viene perso al colpo di clock successivo, ma tutto quanto osservato corrisponde alla descrizione del funzionameno di uno shift register con edge triggered D-Flip Flop. Quanto descritto `e riassunto nella tabella 6. Inizialmente
Tabella 6: sequenza di transizioni che si osservano a partire da quando viene premuto il pulsante di PRESET e lasciando a livello basso il pin del DIP SWITCH collegato al circuto. Tra due step suc-cessivi ci si attende trascorra un tempo pari circa al periodo del segnale di CLOCK. Chiaramente in queste condizioni dallo step 4 in poi tutti i LED rimangono spenti.
step Q0 Q1 Q2 Q3
0 1 1 1 1
1 0 1 1 1
2 0 0 1 1
3 0 0 0 1
4 0 0 0 0
si `e osservata la seguente anomalia: i LED corrispondenti alle uscite Q1e Q2facevano transire il loro stato a una velocit`a circa doppia rispetto a tutti gli altri, effetto che potrebbe essere dovuto ad un rimbalzo nella fase di discesa del CLOCK con un picco talmente alto che il terzo Flip-Flop potrebbe interpretarlo con un’ulteriore rising edge, che dia il segnale per la transizione dello stato dell’uscita (motivazione dovuta al fatto che con D-Flip Flop edge triggered si intende che la transizione delle uscite `e triggerata da una rising edge del CLOCK).
Alzando e riabbassando la frequenza del segnale di CLOCK tuttavia questo effetto `e svanito, dunque la sua origine non `e stata indagata pi`u a fondo di quanto gi`a descritto.
4.c Pulsante di preset
Premendo il pulsante di preset istantaneamente tutti i LED si accendono, per poi riprendere il normale shift a ogni colpo del clock una volta rilasciato.
Questo preset `e asincrono perch`e non ha alcuna relazione con il segnale di CLOCK, infatti regolandolo a bassissime frequenze, o addirittura staccandolo, il pulsante non modifica il suo funzionamento.
4.d Feedback prelevato da ¯Q3 inserito nell’ingresso D1
Tabella 7: sequenza di transizioni che si osservano a partire da quando viene premuto il pulsante di PRESET nel caso in cui l’uscita ¯Q3venga collegata a D1.
Collegando ¯Q3a D1si osserva una serie di transizioni cicliche, di cui un periodo viene riportato nella tabella 7. Chiaramente questo `e proprio il comportamenton atteso perch`e, come si nota immediatamente dalla tabella, allo step n + 1 Q0assume la negazione dello stato presente in Q3allo step n, mentre tutti gli altri stati traslano in avanti di 1, come per un usuale shift register.
Dalla tabella osserviamo che quello che ci si aspetta di vedere alle uscite Q0, . . . , Q3 sono 4 onde quadre, di periodo 8· Tclock, dove Tclockindica il periodo dell’onda usata come CLOCK, sfasate rispetto a Q0con fasi relative di 0, π4, π2 e 3π4 rispettivamente (la deduzione della relazione con Tclockderiva dal fatto che questo shift register
`e edge triggered, quindi ogni step corrisponde a una variazione di fronte del segnale di CLOCK).
In effetti gli screenshot dell’oscilloscopio riportati in figura 6 mostrano che le uscite di Q2e Q3hanno la stessa frequenza di Q0 ma sono sfasate rispetto a quest’ultima qualitativamente proprio di π2 e 3π4 (si vedano le figure 6c e 6d rispettivamente), mentre le figure 6a e 6b mostrano che il perido di oscillazione dei Q0 e Q1`e
∼ 8 · Tclock(dalle misure riportate ai lati possiamo leggere che fclock∼ 11.55 kHz mentre fQ0, fQ1∼ 1.444 kHz e 8· 1.444 kHz ∼ 11.55 kHz) e che la fase tra queste due uscite `e un multiplo intero di π4 (in quanto usando come fonte del trigger il canale 2 in entrambi i casi il segnale sul canale 1 `e lo stesso in entrambi i casi, dunque deve essere stato traslato di un multilplo intero di π4).
Inoltre, per un’ultima analisi pi`u quantitativa delle forme d’onda osservate si `e deciso di misurare il duty-cycle, riportando i risultati nella tabella 8 (con duty-cycle si intende il rapporto percentuale tra il tempo in cui il segnale rimane alto in un periodo e la lunghezza del periodo stesso). Si osserva che Q0 `e una quadra con duty-cycle al 50%, quindi perfettamente equilibrata, mentre le altre 3 hanno tutte duty-cycle compatibile tra di loro ma non compatibile con quello di Q0; questa distorsione pu`o essere dovuta a differenze tra i D-Flip-Flop
Q talto[µs] tbasso[µs] Duty-cycle [%]
0.0 304.0± 0.2 304.0± 0.2 50.00± 0.02 1 348.0± 0.2 260.0± 0.2 57.24± 0.02 2 348.0± 0.2 260.0± 0.2 57.24± 0.02 3 346.0± 0.2 260.0± 0.2 57.10± 0.02
Tabella 8: Misura del duty-cicle dei segnali in uscita Q0, Q1, Q2 e Q3.
utilizzati, oltre che a ritardi causati dal tempo di propagazione del segnale, che tuttavia non sembra accumularsi nonostante i Flip-Flop siano collegati tutti in cascata.
(a) CLOCK sul canale 1 e Q0sul canale 2. (b) CLOCK sul canale 1 e Q1 sul canale 2.
(c) uscita Q0sul canale 1 e Q2sul canale 2. (d) uscita Q0sul canale 1 e Q3sul canale 2.
Figura 6: in questa figura sono riportate le acquisizioni dell’oscilloscopio che confrontano le varie uscite dell’integrato con il segnale di clock o tra uscite diverse, come riportato nelle singole didascalie. Per effettuare queste acquisizioni sono stati staccati i diodi, che distorcevano le forme d’onda, e si `e triggerato sempre usando come fonte il canale 2 (per chiare esigenze di stabilit`a), per cui le prime due acquisizioni risultano identiche, nonostante siano uscite diverse, dato che la fase relativa risulta invisibile.
Dichiarazione
I firmatari di questa relazione dichiarano che il contenuto della relazione `e originale, con misure effettuate dai membri del gruppo, e che tutti i firmatari hanno contribuito alla elaborazione della relazione stessa.