Corso di Laurea in Informatica
Architetture degli Elaboratori
Corsi A e B
Esonero del 25 maggio 2005
Esercizio 1 (punti 3)
Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di memoria.
Indicare:
(a) quanti numeri di telefono possono essere memorizzati nella rubrica telefonica sapendo che per ogni voce sono utilizzati 1024 caratteri per i dati (nome, cognome, indirizzo, numero di telefono, ecc.) codificati in ASCII ed `e associata una immagine di 32 × 32 pixel a 256 livelli di colore;
(b) quanti numeri di telefono possono invece essere memorizzati se il telefono `e venduto in Giappone e quindi si fa uso della codifica UNICODE e di 65536 livelli di colore?
Esercizio 2 (punti 3)
La memoria principale di elaboratore contiene 1Gbyte di memoria. (a) Quanti bit sono necessari per poterla indirizzare al byte completamente? (b) e alla parola (di 4 byte)? (c) Supponendo che il processore disponga di 32 bit per specificare un indirizzo di memoria, quale `e il massimo di memoria (in Gbyte) indirizzabile al byte?
Esercizio 3 (punti 4)
Si supponga di adottare l’algoritmo di Hamming per la realizzazione di un codice di cor- rezione degli errori che permetta la correzione di errori di un bit. Indicare nella seguente sequenza di bit ricevuta via rete quali sono i bit di controllo e quali di informazione, per ogni bit di controllo indicare quali solo i bit controllati e verificare, ed eventualmente correggere, la sequenza:
1 0 1 0 0 0 1 1 1 1 1 1 Nota: il bit di parit`a `e pari.
Esercizio 4 (punti 4)
Un elaboratore esprime gli interi su 16 bit. Scrivere le rappresentazioni in complemento a due dei numeri 256, −10, −32768 e 65536.
Esercizio 5 (punti 3)
Un latch di tipo SR pu`o essere realizzato, oltre che mediante due porte NOR, utilizzando due porte NAND, come nella figura qui di seguito. Dire, in questo caso, per quale coppia di input S ed R (unica coppia) il circuito mostra i due stati stabili S0 : Q = 0, Q = 1 e S1 : Q = 1, Q = 0.
Esercizio 6 (punti -1, 4)
Si consideri il bus di un elaboratore.
a) `E un insieme di fili usato per collegare i componenti di un elaboratore.
b) La CPU ha sempre precedenza nell’utilizzo del bus di un elaboratore.
c) I dispositivi che possono decidere di iniziare un trasferimento su un bus sono detti master e solitamente sono collegati al bus stesso per mezzo del bus driver.
d) In un bus asincrono si richiede a ciascun dispositivo la conoscenza dei tempi di risposta dell’altro per portare a termine correttamente il trasferimento dei dati.
e) Con “full handshake” si denota l’insieme di segnali di sincronizzazione per il trasferi- mento dei dati tra dispositivi con bus di tipo sincrono.
f) L’arbitraggio del bus pu`o essere centralizzato o decentralizzato. Nel primo caso uno schema tipico `e denominato daisy chaining.
Esercizio 7 (punti -1, 4)
Si consideri l’architettura di un elaboratore detta di von Neumann.
a) In tale architettura dati e istruzioni sono memorizzati in una unica memoria.
b) In tale architettura dati e istruzioni sono di per s`e indistinguibili.
c) In tale architettura l’unit`a di controllo si occupa di interpretare ed eseguire le istruzioni prelevate dalla memoria.
d) Tale architettura non `e pi`u riconoscibile nei moderni calcolatori.
e) In tale architettura fa la comparsa per la prima volta un bus singolo per collegare i
Esercizio 8 (punti -1, 4)
Si consideri un latch di tipo D sincronizzato e un flip-flop di tipo D.
a) La differenza principale tra un latch di tipo D sincronizzato ed un flip-flop di tipo D
`e che il primo `e azionato dal livello mentre il secondo dal fronte di un clock.
b) La differenza principale tra un latch di tipo D sincronizzato ed un flip-flop di tipo D
`e che il primo `e azionato dal fronte mentre il secondo dal livello di un clock.
c) Nel latch di tipo D sincronizzato rispetto al latch di tipo SR sincronizzato c’`e un solo segnale di ingresso, a parte il segnale di clock, sia per impostare che per cancellare l’informazione memorizzata nel circuito.
d) Non `e possibile realizzare una versione non sincronizzata del latch di tipo D.
e) Nel latch di tipo D sincronizzato il segnale nella porta D pu`o avere durata inferiore al segnale di livello del clock.
f) Nel flip-flop di tipo D il segnale nella porta D pu`o avere durate inferiore al segnale di livello del clock.
Esercizio 9 (punti -1, 4)
Si considerino i circuiti detti “mezzo sommatore” e “sommatore completo”.
a) Il “mezzo sommatore” `e realizzato mediante una porta XOR e una porta AND.
b) Il “sommatore completo” `e realizzato mediante due porte logiche XOR, due porte AND e una porta OR.
c) Il sommatore completo `e realizzato mediante due porte logiche XOR e due porte AND.
d) Il “sommatore completo”, a differenza del circuito detto “mezzo sommatore”, non tiene conto del riporto nella somma di due bit.
e) `E possibile realizzare sommatori per parole di pi`u bit collegando in sequenza somma- tori completi in cui il bit di riporto si usa come riporto in input della coppia di bit alla sua sinistra.
f) Il “mezzo sommatore” `e caratterizzato da tre input e due output.
Esonero di Architetture degli Elaboratori del 27/5/2005 MODULO RISPOSTE
Cognome: Nome:
Matricola: Corso:
1. (Punti 3) (a) (b) 2. (Punti 3)
(a) (b) (c) 3. (Punti 4)
1 0 1 0 0 0 1 1 1 1 1 1
6. (Punti -1, 4)
a b c d e f
7. (Punti -1, 4)
a b c d e f
8. (Punti -1, 4)
a b c d e f
9. (Punti -1, 4)
a b c d e f
